Состав архитектуры объекта на языке VHDL.

В языке VHDL под описанием архитектуры понимается описание функционирования объекта. Описание архитектуры задает спецификацию функциональной и временной работы описываемого объекта.

Описание архитектуры объекта моделирования имеет след. синтаксис:

architecture имя архитектуры of имя объекта is

{декларация}

begin

{параллельные операторы}

end [architecture] [ имя архитектуры];

Имя объекта позволяет связать декларативную и архитектурную части описания объекта моделирования. После ключевого слова architecture указывается уникальный идентификатор имя архитектуры.

После ключевого слова begin следуют параллельные операторы, задающие в алгоритмическом виде функционирование описываемой архитектуры объекта.

Завершается описание архитектуры объекта ключевым словом end, за которым следует слово architecture, потом указывается идентификатор описанной архитектуры объекта.

Описывать архитектуру объекта на языке VHDL можно след. способами:

Описать поведение объекта, преобразование информации и его внутреннего состояния, формирование выходных сигналов при поступлении входных, задать алгоритмическое описание поведения специфицируемого объекта. Внутренняя структура описываемого объекта при этом не специфицируется. Такое описание наз. поведенческим описанием архитектуры объекта.

Описать структуру объекта, как состоящего из некоторых др. объектов, указывая их перечень и связи между ними. Такое описание наз. структурным.

Допускается и смешанное структурно-поведенческое описание, которое является комбинацией первых двух.

Типы данных языка VHDL – предопределенные и определяемые пользователем.

Каждый тип данных в VHDL имеет определенный набор принимаемых значений и набор допустимых операций. В языке предопределено достаточное количество простых и сложных типов, а также имеются средства для образования типов, определяемых пользователем.

Следующие простые типы являются предопределенными:

BOOLEAN (логический) - объекты данного типа могут принимать значения FALSE (ложь) и TRUE (истина).

INTEGER (целый) - значения данного типа представляют собой 32-разрядные числа со знаком.

BIT (битовый) - представляет один логический бит. Объекты данного типа могут содержать значение '0' или ‘1’.

STD_LOGIC (битовый) - представляет один бит данных. Объекты данного типа могут принимать 9 состояний. Данный тип определен стандартом IEEE 1164 для замены типа BIT.

STD_ULOGIC (битовый) - представляет один бит данных. Объекты данного типа могут принимать 9 состояний. Данный тип определен стандартом IEEE 1164 для замены типа BIT.

TIME - время.

CHARACTER - символьный тип.

Типы STD_LOGIC является перечислимым типом. Объекты типа STD_LOGIC могут принимать 9 значений: 'О', Т, 'Z','-', 'L', 'Н, 'U', 'X', 'W’.

Для синтеза логических схем используются только первые четыре:

'0' - логический "О";

T - логическая "1";

'Z' - третье состояние;

'-' - не подключен

Чаще всего в программах VHDL используют определяемые пользователем типы.

Скалярные и составные типы языка VHDL.

Скалярные типы могут использоваться для описания следующих групп объектов: чисел, символов, значений сигналов и других физических объектов. При моделировании схем устройств на различных уровнях абстракции, в языке VHDL для описания сигналов могут использоваться различные типы данных и их сочетания. Так, на высоких уровнях абстракции используются перечислимые типы, задаваемые списком значений, и числовые типы. А при моделировании на уровне регистровых передач используется булевский тип, битовый тип, стандартный логический тип, а также типы, которые определяются на их базе.

Числовые типы

В VHDL поддерживается два основных типа для представления чисел: целочисленный и тип с плавающей запятой.

Тип Integer

Для представления целых чисел используется тип integer. Этот тип позволяет представить числа в диапазоне от —2 до 2

Тип Real

Для представления действительных чисел используется тип Real. Он имеет диапазон от -1.0Е+38 до 1.0Е+38.

Физические типы данных

Для представления физических величин (таких как длина, масса, время), в языке VHDL используются так называемые физические типы. Данные, принадлежащие к физическому типу, определяются своим значением и единицей измерения. Для одного и того же физического параметра может использоваться множество единиц измерения.

Организация физических типов в VHDL позволяет установить соответствие между различными единицами измерения. К физическим типам может быть применено большинство арифметических операторов, но с некоторыми ограничениями.

Описание времени

VHDL поддерживает встроенный физический тип time для описания времени.

Перечислимые типы данных

Перечислимые типы могут задаваться двумя способами: диапазоном и списком значений.

Подтипы

Нередко модель содержит объекты, которые могут принимать значения только в строго ограниченной области из множества возможных значений какого-либо типа. Тип таких объектов можно определить на базе основного типа. Он будет называться подтипом этого типа. Использование подтипов облегчает понимание модели.

Массивы

Массив представляет собой набор элементов одного и того же типа. Позиция каждого элемента задается скалярным значением — индексом.