Матрица распределения термов ПЛИС типа CPLD.

PLD – микросхемы высокого уровня интеграции, основными частями которых являются:

- PAL (GAL) – подобные функциональные блоки;

- система коммутации, позволяющая объединять функциональные блоки в единое устройство, выполненная в виде матрицы соединений;

- блоки ввода/вывода.

Благодаря введению в схему матрицы распределения термов (МРТ) возможно варьирование числа термов в вырабатываемой функции F. При этом термы заимствуются у других каналов выработки функций или отдаются им. Проще всего организовать коммутацию термов между соседними каналами. Через соседние каналы путём образования цепочечных связей можно собирать в одном канале много термов (в пределах одного функционального блока).

Схемотехнически в операциях распределения термов по каналам ФБ задействованы как непосредственно цепи коммутации между входами и выходами МРТ, так и логические расширители последовательного и параллельного типов. Последовательные логические расширители создаются подачей инвертированного значения терма из МРТ данного канала обратно на один из входов матрицы M (рисунок 1). Переданный в матрицу М терм становится доступным для использования во всех каналах данного ФБ.

Параллельный расширитель позволяет передавать термы одного канала другому. Способность принимать в свой канал термы от соседнего канала обычно означает и возможность приёма через него термов и более далёких каналов с образованием цепочки для сбора термов от нескольких каналов (например, в пределах целого функционального блока). Можно и отдавать собственные термы или их часть другим каналам (в частности, соседним, а через них и более далёким).

Термы от МРТ поступают далее на часть ФБ, называемую макроячейкой (МЯ). Она содержит в качестве основы программируемые триггер (или триггеры) и формирует группы выходных сигналов ФБ в нескольких их вариантах.

Матрица распределения термов формирует функцию OR или XOR из термов, которые поступают из логического массива. Функция может состоять из 5 основных термов, количество которых можно увеличить за счёт использования параллельных расширителей. Если имеются свободные термы, то они могут использоваться для получения дополнительных функций, которые поступают в логический массив через общедоступные расширители.

Макроячейка ПЛИС типа CPLD.

МЯ может быть запрограммирована на сброс или предустановку по включению питания. Регистр МЯ может быть сконфигурирован как D-триггер, Т-триггер, регистр-защелка или не задействован, если МЯ необходима для реализации комбинаторной функции. Каждый из указанных выше триггеров может тактироваться от любого из восьми источников сигнала или его инверсии. К этим источникам тактового сигнала относятся: 2 глобальных тактовых сигнала, выбранные из четырех глобальных сигналов, поступающих напрямую от контактов микросхемы; общий сигнал синхронизации (терм от одного из ФБ кристалла); локальные термы управления (из данного ФБ) - LCT[4:7]; терм синхронизации РТС. В МЯ существует две мультиплексные связи с переключающей матрицей ZIA. Один мультиплексор выбирает либо выход мультиплексора VFM, либо выход регистра. Другой мультиплексор выбирает либо выход регистра, либо сигнал с контакта микросхемы. Когда контакт ввода-вывода используется как выход, выходной буфер задействован, линия обратной связи МЯ может быть использована для реализации обратной связи внутри МЯ. Когда контакт ввода-вывода используется как вход, выходной буфер переведен в третье состояние и соединение контакта ввода-вывода с переключающей матрицей осуществляется через линию обратной связи ячейки ввода-вывода. Если контакт микросхемы используется как регистровый вход, то соединение контакта и входа регистра осуществляется по линии прямой связи, что обеспечивает минимальное время установки сигнала. Если регистр МЯ сконфигурирован как регистр-защёлка, вход разрешения тактирования регистра МЯ не функционирует.