Условные обозначения логических элементов и их схемотехническая реализация на дискретных элементах

Таблица 1

Таблица истинности					Обозначение лог. операции	Название функции	Формула через 3 основные операции
x1	0	0	1	1
x2	0	1	0	1
Y1	1	1	0	0		Логическое отрицание, функция НЕ
Y2	0	1	1	1		Логическое сложение, функция ИЛИ
Y3	0	0	0	1		Логическое умножение, функция И
Y4	1	0	0	0		Функция ИЛИ-НЕ, стрелка Пирса
Y5	1	1	1	0		Функция И-НЕ, штрих Шеффера
Y6	0	1	1	0		Неравнозначность, ИСКЛЮЧАЮЩЕЕ ИЛИ
Y7	1	0	0	1		Равнозначность, эквивалентность

 

 Словесное описание приведенных выше функций выглядит так.

Функция ИЛИ равна 1 при равенстве любого аргумента 1.

Функция И равна 1 при равенстве всех аргументов 1.

Функция ИЛИ-НЕ равна 1 при равенстве всех аргументов 0.

Функция И-НЕ равна 1 при равенстве любого аргумента 0.

Функция ИСКЛЮЧАЮЩЕЕ ИЛИ (при двух аргументах) равна 1 при неравных (неравнозначных) аргументах.

Функция РАВНОЗНАЧНОСТЬ (при двух аргументах) равна 1 при равных (равнозначных) аргументах.

Ниже (табл. 2) приведены более традиционные формы таблиц истинности для логических функций.

Таблица 2

Аргументы		Функция
x1	x2	ИЛИ	И	ИЛИ-НЕ	И-НЕ	Неравно-значность	Равно- значность
0	0	0	0	1	1	0	1
0	1	1	0	0	1	1	0
1	0	1	0	0	1	1	0
1	1	1	1	0	0	0	1

 

Как и в обычной алгебре (алгебре чисел), в алгебре логики существуют теоремы, знание которых значительно облегчает действия с логическими переменными.

Коммутативный закон:

                         .

Ассоциативный закон:

     .

Дистрибутивный закон:

.

Правило повторения:

                                    .

Правило отрицания:

                                    .

Правило двойного отрицания:

.

Правило склеивания:

                     .

Теорема Моргана

.

Операции с 0 и 1:

                                           

                                   .

Дистрибутивный закон x 1 + x 2 × x 3 =(x 1 + x 2 ) × (x 1 + x 3 ) требует пояснения. Раскроем скобки в правой части равенства:

(x 1 + x 2 ) × (x 1 + x 3 ) = x 1 × x 1 + x 1 × x 3 + x 1 × x 2 + x 2 × x 3 = x 1 + x 1 × x 3 + x 1 × x 2 + x 2 × x 3 = x 1 ( 1 + x 3 + x 2 )+ x 2 × x 3 = x 1 + x 2 × x 3.. Равенство левой и правой частей доказано. Аналогично можно доказать правила склеивания:

x 1 × (x 1 + x 2 ) = x 1 × x 1 + x 1 × x 2 = x 1 + x 1 × x 2 = x 1 × ( 1 + x 2 ) = x 1.

Теорема Моргана основана на так называемом принципе двойственности. Если функцию и аргументы поменять на их отрицания, знак логического сложения заменить на знак логического умножения, знак логического умножения заменить на знак логического сложения, то равенство в уравнении, определяющем функцию, не нарушится.

Если , то, согласно принципу двойственности, , если же , то . Это и доказывает теоремы Моргана.

Вопросы для самопроверки

1.1. Чему равно число наборов аргументов при числе аргументов равном 2, 3, n?

1.2. Каково общее количество булевых функций двух аргументов, трех аргументов, n аргументов?

1.3. Чему равна логическая сумма двух единиц?

1.4. Запишите таблицу истинности для функции ИЛИ-НЕ.

1.5. Запишите таблицу истинности для функции И-НЕ.

1.6. Докажите, что а 1+ а 2 × а 3 = (а 1+ а 2) × (а 1+ а 3).

1.7. Докажите, что a × (a + b) = a.

1.8 Докажите, что

1.9. Докажите, что

1.10. Докажите, что  

Рис.1. Условные обозначения логических элементов

Логический элемент чертят в виде прямоугольника. Слева входы, на которые подаются сигналы, соответствующие аргументам логической функции. Справа выход, с которого снимается сигнал, соответствующий логической функции. Элемент НЕ имеет один вход и символ “1” в правом верхнем углу прямоугольника. Отрицание обозначают кружком у выхода. Элемент ИЛИ имеет 2 входа и символ “1” в правом верхнем углу прямоугольника. Для элемента И таким символом является “&” (амперсанд). Для элемента ИСКЛЮЧАЮЩЕЕ ИЛИ это символы «=1». Элементы ИЛИ-НЕ и И-НЕ имеют соответствующий символ внутри прямоугольника и кружок у выхода.

Логические элементы реализуются в виде интегральных микросхем, когда в одном корпусе выполняется сразу несколько логических элементов. С одной из таких схем мы познакомимся позже. Простые логические элементы ИЛИ, И, НЕ нередко реализуют на дискретных элементах. Рассмотрим логический элемент ИЛИ (рис. 2).

Прежде чем рассматривать принцип действия схемы, определим напряжения, соответствующие уровням логических 0 и 1. Для логического 0 это напряжение < 1 В, а для 1 - > 3 В.

 Рис. 2. Схема логического элемента ИЛИ.

Напряжение на открытом диоде ~0,7 В. Если считать диод идеальным, то это напряжение равно 0, т.е. диод можно рассматривать как короткозамкнутую перемычку. Если диод закрыт, то он ток не проводит, в этом случае диод можно рассматривать как разрыв в цепи. Если на входные клеммы подается напряжение равное 0, то можно считать их закороченными.

Рассмотрим последовательно все возможные комбинации сигналов (см. таблицу истинности для элемента ИЛИ в табл. 2), подаваемые на входы. В первой строчке на оба входа подаются напряжения с уровнем логического 0, т.е. напряжения < 1 В. Если входные напряжения меньше напряжения открытия диода (~0,7 В), то диоды закрыты. Нагрузка схемы R отключена от входных сигналов и, следовательно, напряжение на выходе равно 0. Если же напряжения на входах, не выходя за пределы уровня логического 0, больше напряжения открытия диодов, то диоды открыты. Напряжение на выходе схемы, т.е. на резисторе R, определяется из 2 закона Кирхгофа для любой (из двух) замкнутой цепи – (U вх- VD - R):

  U _ВХ = U_VD + U _ВЫХ.

Выходное напряжение

  U _ВЫХ = U _ВХ - U_VD

меньше входного, т.е. соответствует уровню логического нуля. Если считать диоды идеальными, т.е. U_VD = 0, то и в этом случае напряжение на выходе не выходит за пределы уровня логического 0.

Для второй строчки таблицы истинности (х 1 = 0, х 2 = 1 ) на вход х 2 подается напряжение > 3 В, а на вход х 1 - < 1 В. Рекомендуется читателю нарисовать эту схему для лучшего понимания дальнейшего объяснения. Для определенности примем величину входного напряжения уровня логической единицы равным 5 В. На анод диода VD 2 подано напряжение 5 В. Катод этого диода через резистор R связан с минусом этого источника напряжения. Диод VD 2 открыт. Из второго закона Кирхгофа для цепи с диодом VD 2 получаем напряжение на выходе U _ВЫХ = U _ВХ - U_VD. Численное решение этого уравнения дает результат: U _ВЫХ = 5 – 0,7 = 4,3 В, а это есть уровень логической единицы. Диод VD 1 закрыт, так как напряжение на его катоде (4,3 В) больше анодного (U_{X 1} < 1 В).

Третья строчка таблицы истинности аналогична второй, только диоды обмениваются своими состояниями – VD 1 открыт, VD 2 закрыт.

Для четвертой строчки таблицы истинности (х 1 = 1, х 2 = 1 ) при равенстве входных напряжений и идентичности диодов оба диода открыты. Выходное напряжение соответствует уровню логической единицы и равно тем же 4,3 В. Но почему 4,3 скажет читатель. Через резистор R текут 2 тока, и каждый из них равен 4,3/ R. При сложении этих токов получим ток 8,6/ R, т.е. выходное напряжение равно 8,6 В. Так ли это? Что ответить такому читателю? А вот что. Если на выходе, т.е. на катодах диодов напряжение 8,6 В, а на анодах диодов 5 В, то диоды закрыты. Но если диоды закрыты, то выходное напряжение равно 0. Приходим к полному противоречию. Следовательно, невозможно, чтобы на выходе напряжение было > 4,3 В.

Итак, мы доказали, что все строчки таблицы истинности удовлетворяются для данной схемы, т.е. она выполняет функцию ИЛИ.

Если на входы подавать разные по величине напряжения соответствующие уровню логической 1, то диод с меньшим входным напряжением будет закрыт, а с большим – открыт. Выводы делайте сами.

Элемент И (рис. 3) также состоит из диодов и одного резистора, но требует источника питания. Напряжение источника питания должно быть не меньше напряжения уровня логической 1. Заметьте, что диоды к входам подключаются катодами. В первой строчке таблицы истинности элемента И (табл. 2) на входы схемы поданы уровни логического 0, а на аноды через резистор R напряжение источника питания E п. Оба диода открыты. Согласно второму закону Кирхгофа для цепи – (U _ВХ – VD – U _ВЫХ):

                                              U _ВХ = - U_VD + U _ВЫХ ,

                                              U_ВЫХ = U_ВХ + U_VD.

Рис. 3. Схема логического элемента И

При напряжениях на входах равных 0, напряжение на выходе будет равно напряжению на открытом диоде, т.е. 0,7 В. А это уровень логического 0. Для второй и третьей строчек таблицы истинности на один из входов подан уровень логического 0. Диод, на катод которого подан 0, будет открыт, а диод, связанный своим катодом с 1, будет закрыт. На выходе – уровень логического 0.

Для 4 строчки таблицы истинности могут быть рассмотрены 2 случая: 1) Входные напряжения £ E п и 2) Входные напряжения > Еп. В первом случае оба диода открыты и напряжение на выходе определяется суммой входного напряжения и напряжения на открытом диоде, а во втором равно Еп или определяется по формуле

U _ВЫХ = Е_П × R _Н / (R + R_H), где R_H – сопротивление, подключенное к выходу схемы и являющееся ее нагрузкой. Если R_H отсутствует, т.е. оно равно бесконечности, то получаем U _ВЫХ = Е_П. В любом случае на выходе схемы (Y) будет уровень логической единицы. Итак, все строчки рассмотрены – схема выполняет логическую функцию И.

Для реализации элемента НЕ используется схема транзисторного ключа (рис. 4). Транзистор может находиться в одном из двух стационарных состояний – включен или выключен. Если транзистор выключен, то токи базы и коллектора транзистора равны 0. Входное напряжение никак не воздействует на выход. Напряжение на выходе определяется только напряжением источника питания Еп и рассчитывается аналогично схеме элемента И при закрытых диодах. Если сопротивление нагрузки отсутствует, то U _ВЫХ = Е_П. Выключенное состояние транзистора обеспечивается входным напряжением меньшим напряжения открытия эмиттерного p - n перехода транзистора (0,7 В). Таким образом, при напряжении на входе, соответствующем уровню логического 0, на выходе уровень логической 1. Чтобы открыть транзистор на вход схемы необходимо подать напряжение уровня логической 1 и ввести транзистор в режим насыщения. В режиме насыщения напряжение на участке коллектор – эмиттер близко к 0 (~0,1 В). Ток коллектора насыщения определяется из 2 закона Кирхгофа для цепи коллектора: E _П = I _К × R _К + U _КЭ. Пренебрегая малым значением U _КЭ при насыщении транзистора, имеем ток насыщения коллектора I _{К НАС} = Е_П / R _К. Ток базы насыщения I _{Б НАС} = I _{К НАС} / B, где В – коэффициент передачи тока базы при сильном сигнале. Ток базы должен превышать ток базы насыщения I _Б > I _{Б НАС}.

Рис. 4. Схема логического элемента НЕ

Из второго закона Кирхгофа для входной цепи U _ВХ = I _Б × R _Б + U _{БЭ НАС} найдем сопротивление резистора R _Б для надежного открытия транзистора при заданном входном напряжении:

R _Б < (U _ВХ – U _{БЭ НАС}) × R _К × В / E _П.

Напряжение U _{БЭ НАС} – это напряжение на открытом p - n переходе, оно равно ~0,7 В. Таким образом, при единичном входном сигнале на выходе уровень логического 0. Схема выполняет логическую функцию НЕ.

Элементы ИЛИ-НЕ, И-НЕ и др. можно построить из элементов ИЛИ, И, НЕ, рассмотренных выше. Однако в этом нет практической необходимости. Гораздо проще использовать логические элементы реализованные с помощью интегральной технологии.

Как уже упоминалось выше, существуют наборы логических функций, называемых полными. К полному набору относятся функции ИЛИ-НЕ и И-НЕ. Это означает, что имея достаточное количество логических элементов, например, И-НЕ можно построить любую, сколь угодно сложную, цифровую схему. Элемент И-НЕ, реализованный в интегральной технологии, получил название базового.

Вопросы для самопроверки

2.1. Из каких условных символов состоят обозначения логических элементов?

2.2. Вычислите величину напряжения на выходе элемента ИЛИ (рис. 2) при напряжениях на входах 5 и 7 В.

2.3. Определите напряжение на выходе элемента И (рис. 3) при напряжениях на входах 5 и 7 В и напряжении источника питания 10 В.

2.4. Определите напряжение на выходе элемента И (рис. 3) при напряжениях на входах 5 и 7 В и напряжении источника питания 4 В.

2.5. На схему рис. 4 подали сначала синусоидальный сигнал, а затем прямоугольные импульсы. Начертите выходной сигнал.

2.6. Транзистор логического элемента НЕ (рис. 4) находится в режиме насыщения. Определите ток коллектора при Е_п = 5 В и R _к = 1 кОм.

2.7. Начертите схему логического элемента ИЛИ-НЕ на дискретных элементах.

2.8. Начертите схему логического элемента И-НЕ на дискретных элементах.

2.9. Начертите схему логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ на дискретных элементах.

2.10. Как видоизменить схему, начерченную в пункте 2.9, чтобы получить логический элемент, выполняющий функцию равнозначности?

Таблица 3

X	A	B	C	D	E
Любой 0	0,7 – 1,1	0	~5	0	3,6
Все 1	2,1	1,4	0,8	0,7	0,1

 

Следует заметить, что если входы элемента оставить свободными и не подключать к источнику сигнала, то это будет воспринято элементом как наличие логических 1 на его входах. Поэтому во многих случаях, когда на вход должен постоянно подаваться сигнал уровня логической 1, его никуда не подключают. Однако, для получения от логического элемента максимального быстродействия рекомендуется такой вход подключать к плюсу источника питания через резистор сопротивлением 1 – 2 килоома. К одному такому резистору могут быть подключены сразу несколько входов.

Особый интерес представляет случай, когда на входы элемента не подключены источники сигнала, а один из входов соединен с общим проводом резистором. Если сопротивление этого резистора равно 0, то это равноценно подаче на вход уровня логического 0, и на выходе элемента будет уровень логической 1. При сопротивлении этого резистора стремящегося к бесконечности, на выходе элемента уровень 0, так как бесконечное сопротивление – это фактически разрыв в цепи и вход никуда не подключен. Как показывают расчеты и практика, уровень логической 1 на выходе элемента поддерживается при сопротивлении резистора на входе <1,5 кОм. При увеличении этого сопротивления напряжение на выходе плавно уменьшается, пока не достигнет уровня логического 0. По этой причине, когда ко входу элемента подключен резистор, как, например, в схемах генератора и одновибратора, рассмотренных далее, сопротивление резистора не должно превышать это значение (1,5 кОм). 

Вопросы для самопроверки

3.1. Какова логика базового элемента ТТЛ?

3.2. Начертите схему элемента И-НЕ в интегральном исполнении.

3.3. Как определяется напряжение в точке А на схеме рис. 5.?

3.4. Почему коллекторный p - n переход транзистора VT 1 в схеме на рис. 5 закрыт при открытом эмиттерном p - n переходе?

3.5. Как определяется напряжение в точке С на схеме рис. 5 при открытом эмиттерном p - n переходе транзистора VT 1?

3.6. Как определяется напряжение в точке С на схеме рис. 5 при закрытом эмиттерном p - n переходе транзистора VT 1?

3.7. Почему не могут быть открыты одновременно транзисторы VT 3 и VT 4 в схеме на рис. 5?

3.8. Какова роль диода VD в схеме на рис. 5?

3.9. Определите ток коллектора транзистора VT 3 при коротком замыкании выхода в схеме на рис. 5.

3.10. Какой логический уровень установится на выходе элемента И-НЕ (рис. 5), если к одному входу подсоединить резистор 1 кОм, а второй вход оставить свободным? 

Рис. 6. Условные обозначения триггеров

Рис. 7. Схема асинхронного RS -триггера и его условное обозначение (кружки у входов указывают на инверсные входы – управление сигналом логического 0)

В основе всех схем триггеров лежит основной (базовый) асинхронный RS -триггер. RS -триггер может быть построен на двух логических элементах И-НЕ (рис.7) (или ИЛИ-НЕ).

Элементы охвачены цепями обратных связей, для чего выход каждого элемента подключен к одному из входов другого элемента.

Триггер имеет два входа: S – вход установки в единичное состояние (от англ. set – установка) и R – вход сброса в нулевое состояние (от англ. reset – сброс). Логика элементов И-НЕ, на которых построен триггер, приведена в табл. 2 и имеет простое словесное выражение: любой ноль на входе дает единицу на выходе. Из этого следует, что управляющими сигналами для этого триггера будут сигналы логического 0.

При подаче нуля на вход S и единицы на вход R (S =0, R =1) на прямом выходе будет уровень логической 1. Эта единица по цепи обратной связи поступает на один из входов нижнего по схеме элемента и вместе с единицей на входе R дает логический 0 на инверсном выходе. Это режим установки триггера в единичное состояние.

При входных сигналах S =1 и R =0 триггер будет установлен в нулевое состояние: на прямом выходе уровень логического 0, на инверсном – 1.

При подаче на оба входа нулевых сигналов на обоих выходах триггера появится уровень логической 1. Это запрещенный режим. Нельзя одновременно подавать сигналы на установку триггера в нулевое и единичное состояние.

В случае, если S =1 и R =1, то триггер не изменяет своего состояния. В этом можно убедиться, предполагая последовательно, что триггер находился в нулевом или единичном состоянии. Полная таблица истинности RS -триггера приведена в табл. 4.

Таблица 4

S	R
0	0	0	1	1
0	1	0	1	0
1	0	0	0	1
1	1	0	0	1
0	0	1	1	1
0	1	1	1	0
1	0	1	0	1
1	1	1	1	0

 

Уравнения описывающие эту таблицу для и после их упрощения (способы написания таких уравнений описаны ниже в разделе «Синтез цифровых схем») имеют вид:

 и . Здесь - состояние триггера до подачи управляющих сигналов, - состояние триггера после подачи управляющих сигналов.

При S =0 и R =0

при S =0 и R =1  при S =1 и R =0  при S =1 и R =1  

Рис. 8. Схема синхронного RS -триггера на элементах И-НЕ

В синхронном RS -триггере (рис. 8) использованы 4 логических элемента И-НЕ.

Вход С – вход синхронизации. Переключение триггера под действием входных сигналов S и R возможно только при наличии синхронизирующего импульса, т.е. при С =1. При таком (единичном) сигнале на входе С входные элементы И-НЕ по другому входу выполняют функцию НЕ, т.е. этот триггер по входам S и R управляется единичными сигналами. При С =0 на выходах входных элементов будут уровни логической 1, что для следующего за входными элементами простого RS -триггера (см. табл.4) определяет режим хранения, т.е. триггер хранит свое предыдущее состояние и не переключается.

При С =1, S =0 и R =0 на выходах входных элементов уровни логической 1 – триггер находится в режиме хранения (см. рис.9).

При С =1, S =0 и R =1 на прямом выходе появится логический 0, на инверсном – 1. Это режим установки триггера в нулевое состояние.

Рис. 9. Распределение сигналов в синхронном RS -триггере при разных комбинациях сигналов на входах R и S (при С =1)

При С =1, S =1 и R =0 на прямом выходе логическая 1, на инверсном – 0. Это режим установки триггера в единичное состояние.

При С =1, S =1 и R =1 на обоих выходах уровень логической 1 – запрещенный режим. Запрещено одновременно подавать сигналы на установку триггера в единичное и нулевое состояние.

Уравнения для синхронного RS -триггера:

Подставляя в уравнения разные значения С, S, R и Q_t, получаем результаты, совпадающие с данными, полученными при анализе схемы.

D -триггер (рис.10) имеет в своем составе 4 логических элемента И-НЕ, два из которых образуют простой RS -триггер, а входные подключены к клеммам D (вход приема информации) и С (вход синхронизации). При С =0, как и в синхронном триггере, на выходах входных элементов установятся уровни логической 1. Для выходного RS -триггера это режим хранения. 

Рис. 10. Схема D -триггера на логических элементах И-НЕ

Независимо от состояния входа D на выходе информация не меняется (Q_{t +1} = Q_t). При С =1 информация со входа D переписывается на выход Q (Q _{t +1} = D _t). Проследить за состояниями сигналов во всех точках схемы D -триггера при D =0 и D =1 можно по рис. 11.

Рис. 11. Распределение сигналов в D -триггере при D =0 (слева) и D =1 (справа)

В Т -триггере, при каждом импульсе на входе Т, триггер переключается в противоположное состояние. Т -триггер может быть построен на основе D -триггера при соединении инверсного выхода  со входом D. Вход С D -триггера становится входом Т Т -триггера. Т -триггер может быть построен также на основе синхронного RS -триггера соединением входа R с прямым выходом Q, а входа S с инверсным выходом  (рис. 12).

Принцип работы Т -триггера иллюстрируется диаграммами напряжений на рис. 13.

Рис. 12. Варианты реализации Т-триггера

Рис. 13. Диаграммы напряжений для Т -триггера, построенного на основе D -триггера (слева) и синхронного RS -триггера (справа)

Для реализации Т -триггера необходимо использовать не простые (статические) D или RS -триггеры, описанные выше и срабатывающие по единичному уровню на входе С, а динамические триггеры, срабатывающие по фронту сигнала на входе С. Тогда для схемы Т -триггера на основе D -триггера к моменту прихода первого фронта на входе С, на входе D был уровень логической 1. Эта единица и переписывается на выход Q согласно логике D -триггера. На инверсном выходе появится логический 0. К приходу второго фронта входного сигнала (С) на входе D был уровень логического 0. Он и перепишется на выход Q. Эти процессы записи информации со входа D на выход Q показаны на рис. 13 стрелками. Для Т - триггера на основе синхронного RS -триггера процессы аналогичны и основаны на логике синхронного RS -триггера. К моменту прихода первого фронта сигнала на вход С, на входе R был уровень логического 0, а на входе S – уровень логической 1. Триггер установится в единичное состояние. При следующем такте (фронте на входе С) входы R и S обменяются состояниями, на выходе Q появится уровень логического 0.

Таким образом, при каждом входном импульсе Т -триггер переключается в противоположное состояние. Если сравнить периоды входного и выходного сигналов, то можно заметить, что период выходного сигнала в 2 раза больше входного. Т.е. Т -триггер является делителем частоты на 2 и используется в схемах деления частоты и в цифровых счетчиках.

Вопросы для самопроверки

4.1. Опишите логику работы основных типов триггеров.

4.2. Какими символами обозначаются входы триггеров и что эти символы означают?

4.3. Каким будет состояние RS -триггера на элементах И-НЕ при R =0 и S =1? При R =1 и S =0?

4.4. Какую роль выполняет вход С в синхронном RS -триггере?

4.5. На все входы синхронного RS -триггера поданы уровни логического нуля. В каком он будет состоянии?

4.6. Начертите схему D -триггера и объясните при каких входных уровнях триггер будет оставаться в режиме хранения информации?

4.7. Какой логический уровень установится на инверсном выходе D -триггера при D =1 и С =1?

4.8. Как получить Т -триггер имея в наличии D -триггер? Синхронный RS -триггер?

4.9. Напишите уравнение, описывающее работу Т -триггера.

4.10. Возможно ли реализовать триггеры на элементах ИЛИ-НЕ. Объясните это на примере RS -триггера.

 

Рис. 17. Схема одновибратора и диаграммы напряжений

Если это условие выполнено, то в точке D уровень 0, и в точке Е также 0. Конденсатор С разряжен. При подаче на вход схемы запускающего положительного импульса, в точке В появится импульс, инверсный входному. В точке D напряжение скачком увеличится до уровня логической 1. Аналогичный скачок произойдет в точке Е, так как конденсатор не может зарядиться мгновенно. Напряжение в точке F примет значение 0. Теперь на входах элемента DD 2 логические нули, и на выходе D будет удерживаться высокий уровень, пока на обоих входах DD 2 не установятся уровни 1. Т.е. в точке D будет поддерживаться единица в течение действия на входы элемента DD 2 наиболее длинного из двух отрицательных импульсов (помечены звездочками на диаграммах напряжений на рис. 17).

Напряжение в точке Е зависит от процесса заряда конденсатора С через резистор R. По мере заряда конденсатора, напряжение на нем растет, а на резисторе, т.е. в точке Е, уменьшается. Как только это напряжение уменьшится до уровня переключения логического элемента (1,4 В), на выходе DD 3 появится уровень 1. Выходной импульс сформирован. Его длительность определяется постоянной времени RC - цепи и пропорциональна произведению R и C, т.е. определяется разработчиком схемы. Повторный запуск схемы возможен только после окончания входного импульса и разряда конденсатора. 

Вопросы для самопроверки

5.1. Начертите схему генератора импульсов на логических элементах и объясните его работу с помощью диаграмм напряжений и эквивалентных схем.

5.2. Возможно ли в схеме генератора на рис. 14 использовать другие логические элементы (не И-НЕ). Какие это могут быть элементы?

5.3. Возможно ли и как преобразовать схему генератора, чтобы использовалось 3 логических элемента (вместо двух)?

5.4. Объясните как формируется импульс на выходе схемы рис. 16?

5.5. Проанализируйте схему, в которой вместо элементов И-НЕ (рис. 16) установлены элементы ИЛИ-НЕ.

5.6. Проанализируйте схему, в которой вместо последнего элемента И-НЕ (рис. 16) установлен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.

5.7. Возможно ли в схеме рис. 16 использовать все элементы ИСКЛЮЧАЮЩЕЕ ИЛИ? Как соединять их входы?

5.8. Начертите схему формирователя импульсов заданной длительности и расставьте логические уровни на всех входах и выходах элементов до подачи импульса запуска.

5.9. Каковы условия работоспособности схемы на рис. 17?

5.10. Начертите диаграммы напряжений для формирователя импульсов (рис. 17) при подаче на вход двух коротких импульсов с промежутком между ними меньше длительности выходного сигнала, получаемого при одном запускающем импульсе.

6. Синтез цифровых схем. Переход от таблицы истинности логического устройства к структурной формуле и схеме цифрового устройства. Преобразование логических функций

Как мы видели выше, любую булеву функцию можно представить либо в виде таблицы истинности, либо в виде алгебраического уравнения. В алгебраической форме функцию удобно преобразовывать, например, с целью ее минимизации, т.е. получения наиболее простой формы. Существуют две формы функций в алгебраическом виде, называемые нормальными.

Первая форма – дизъюнктивная нормальная форма, представляет собой логическую сумму элементарных логических произведений, в каждое из которых аргумент или его отрицание входит не более одного раза. Например:

 

Если каждое слагаемое содержит все переменные или их отрицания, имеем первую стандартную форму или совершенную дизъюнктивную форму. Например:

 

Вторая форма или конъюнктивная нормальная форма есть логическое произведение элементарных логических сумм. Если каждая сумма содержит все переменные или их отрицания, имеем вторую стандартную форму или совершенную конъюнктивную форму. Например:

При переходе от таблицы к алгебраической записи всегда получается первая или вторая стандартные формы, однако, после преобразований форма записи может быть произвольной.

Переход от таблицы истинности к первой стандартной форме осуществляется следующим образом. Для каждого набора аргументов, на котором функция равна единице, записывается произведение всех аргументов, причем, если аргумент в этом наборе принимает значение 0, то пишется его отрицание. Затем производится логическое сложение этих элементарных произведений.

Для наглядности рассмотрим две функции ИЛИ и И. Их таблицы истинности представлены ниже.

Функция ИЛИ			Функция И
х1	х2	F(x1,x2)	x1	x2	F(x1,x2)
0	0	0	0	0	0
0	1	1	0	1	0
1	0	1	1	0	0
1	1	1	1	1	1

 

Уравнение в первой стандартной форме для функции ИЛИ:

 (1)

Для функции И:

 (2)

Иногда эту процедуру называют составлением структурной формулы по единицам.

Для перехода ко второй стандартной формуле необходимо:

Для каждого набора аргументов, на котором функция равна 0, составить элементарную сумму, причем если аргумент в этом наборе принимает значение 1, то пишется его отрицание. Затем эти элементарные суммы объединяются операцией логического умножения.

Уравнение во второй стандартной форме для функции ИЛИ:

 (3)

Для функции И:

 (4)

Уравнения 2 и 3 не требуют преобразований. Это их минимальная форма. Уравнения 1 и 4 могут быть преобразованы. Заметим, кстати, что уравнения 1 и 3, 2 и 4 записаны соответственно для функции ИЛИ и И, следовательно, должны быть тождественными:

Пользуясь теоремами булевой алгебры преобразуем уравнение 1. Воспользуемся правилом повторения , правилом отрицания

Для преобразования уравнения 4 применим к нему принцип двойственности:

Если  

 то

И далее, аналогично предыдущему:

Еще раз применим принцип двойственности и получим окончательно:

Процедура построения схемы по заданному уравнению достаточно проста. Схема строится в той же по