Базовый элемент транзисторно-транзисторной логики

Цифровые интегральные микросхемы предназначены для обработки и хранения информации, представленной в виде двоичных чисел. Выпускаются ИМС сериями. Основой каждой серии цифровых микросхем является базовый логический элемент, на котором могут быть собраны устройства, выполняющие любые логические операции. Обычно в качестве базовых берут элементы, выполняющие операции И-НЕ или ИЛИ-НЕ. К основным параметрам базового элемента относятся быстродействие, потребляемая мощность, помехоустойчивость, нагрузочная способность, уровни напряжений источника питания, логической единицы и нуля.

Быстродействие определяется динамическими параметрами, среди которых наиболее универсальным является среднее время задержки распространения сигнала:

t _{ЗД Р} = 0,5 (t ^{1, 0} _{ЗД Р} + t ^0,1 _{ЗД Р}),

где t ^1,0 _{ЗД Р} – время задержки распространения сигнала при переходе его из состояния логической 1 в состояние логического 0 на выходе элемента; t ^0,1 _{ЗД Р} – время задержки при обратном переходе сигнала.

Зная время задержки базового элемента, можно суммированием t _{ЗД Р} рассчитать быстродействие любой сложной логической схемы для всех последовательно включенных элементов. Если схема имеет цепи обратной связи, то очередной перепад входного напряжения должен начинаться не раньше, чем закончится предыдущее изменение напряжения, поступающее по цепи обратной связи с выхода схемы на ее вход. Эта закономерность связывает время задержки распространения с предельной рабочей частотой, которая является основным параметром цифровых автоматов:

f _ПР » 1 ¤ t _{ЗД Р.}

Логические элементы в процессе работы находятся либо в статическом режиме (в состоянии 1 или 0), либо в динамическом (переход из 1 в 0 и обратно). Мощность, потребляемая элементом от источника питания, в каждом состоянии различна. В связи с этим измеряют статическую среднюю мощность: P _СР = 0,5 (P ⁰ + P ¹ ), где Р ⁰ – мощность потребляемая элементом в состоянии 0, Р ¹ – мощность в состоянии 1, и динамическую мощность Р_Д, определяемую на предельной рабочей частоте. При конструировании цифровых устройств необходимо учитывать, что мощность, потребляемая микросхемами, увеличивается с повышением частоты сигналов.

Помехоустойчивость логических элементов оценивают в статическом и динамическом режимах. При этом статическая помехоустойчивость определяется уровнем случайного напряжения, которое может присутствовать на его входе без опасности ложного срабатывания. Динамическая помехоустойчивость зависит от формы, длительности и амплитуды помехи, а также от скорости переключения и статической помехоустойчивости логического элемента.

Нагрузочная способность или коэффициент разветвления по выходу К_РАЗ определяет число входов аналогичных элементов, которое может быть подключено к выходу предыдущего элемента без нарушения его работоспособности.

При серийном выпуске микросхем стала необходимой стандартизация напряжения питания. Так, для большинства серий, построенных на биполярных транзисторах, работающих в ключевом режиме (так называемая транзисторно-транзисторная логика – ТТЛ), стандартным напряжением питания является 5 В ± 5%. Для ТТЛ также установлены уровни логического 0 (0 £ U ₀ £ 0,4 В) и логической 1 (2,4 ³ U ₁ ³ 5 В). 

Рис. 5. Схема базового элемента И-НЕ ТТЛ.

На рис. 5 приведена одна из схем логического элемента ТТЛ – элемента И-НЕ. Точки А, B, C, D, E – основные узлы схемы, для которых будут рассчитаны напряжения. Примем за постоянные величины напряжений на открытом p - n переходе – 0,7 В и на участке коллектор - эмиттер насыщенного транзистора – 0,1 В.

Рассмотрим последовательно все строчки таблицы истинности логического элемента И-НЕ (табл.2). При подаче на оба входа х 1 и х 2 уровней логического 0 эмиттерные переходы многоэмиттерного транзистора VT 1 открыты. Напряжение в точке А (напряжения во всех точках схемы измеряются по отношению к общему проводу) складывается из входного напряжения логического 0 и напряжения на открытом p - n переходе. Оно может изменяться от 0,7 В при входном напряжении равном 0 до 1,1 В при входном напряжении 0,4 В (максимум напряжения логического 0). Между точкой А и общим проводом последовательно включены 3 p - n перехода – коллекторный p - n переход транзистора VT 1, эмиттерный переход транзистора VT 2 и эмиттерный переход транзистора VT 4. Для открытия каждого необходимо напряжение ~0,7 В, а для трех p - n переходов ~2,1 В. Напряжение же в точке А существенно меньше, следовательно, вышеперечисленные p - n переходы закрыты. Так как закрыты эмиттерные p - n переходы транзисторов VT 2 и VT 4, то закрыты и сами транзисторы, т.е. их коллекторные токи равны 0. Транзистор VT 3 открыт, так как на его базу подается напряжение источника питания через резистор R 2. Напряжение в точке С, при отсутствии нагрузки на логический элемент, близко к напряжению источника питания (5 В). Напряжение в точке Е, т.е. на выходе Y элемента, меньше напряжения в точке С на удвоенное напряжение открытого p - n перехода (напряжение на эмиттерном переходе транзистора VT 3 и на диоде VD), т.е. равно 5 – 0,7*2 = 3,6 В, а это есть уровень логической 1. При подключении схемы к нагрузке увеличивается коллекторный ток транзистора VT 3, следовательно, увеличивается и его базовый ток, текущий через резистор R 2. Напряжение в точке С уменьшается, вследствие чего уменьшается напряжение на выходе схемы. Схема рассчитана так, что при максимальном выходном токе напряжение на выходе не становится меньше минимума уровня логической 1 (2,4 В). Резистор R 4 ограничивает выходной ток при замыкании выхода на общий провод, т.е. при коротком замыкании выходных клемм.

Во второй и третьей строчках таблицы истинности на один из входов подан уровень логической 1, но по-прежнему на другой вход подан уровень логического 0. Один из эмиттерных переходов транзистора VT 1 открыт и весь анализ схемы остается в силе. На выходе логического элемента уровень логической 1.

В четвертой строчке таблицы истинности на оба входа логического элемента поданы уровни логической 1. Эмиттерные переходы транзистора VT 1 закрыты, поэтому напряжение в точке А теперь не зависит от входных напряжений. Вспомним, что между точкой А и общим проводом последовательно включены 3 p - n перехода и анод верхнего по схеме соединен с источником питания через резистор R 1. Все эти p - n переходы открыты и напряжение в точке А равно 0,7*3 = 2,1 В. Открыты и насыщены транзисторы VT 2 и VT 4. Напряжение в точке Е, т.е. на выходе элемента равно ~0,1 В, что соответствует уровню логического 0. Напряжение в точке D равно 0,7 В, а в точке С – 0,8 В (участок коллектор-эмиттер транзистора VT 2 и база-эмиттер VT 4). Между точками С и Е два p - n перехода – эмиттерный транзистора VT 3 и диод VD. Напряжение между точками С и Е равно 0,8 – 0,1 = 0,7 В и недостаточно для открытия этих p - n переходов. Следовательно, транзистор VT 3 закрыт, а диод VD необходим для его надежного закрытия.

Таким образом, приведенная на рис. 5 схема выполняет функцию логического элемента И-НЕ. Напряжения в узловых точках при разных уровнях входных напряжений сведены в табл. 3.

Таблица 3

X	A	B	C	D	E
Любой 0	0,7 – 1,1	0	~5	0	3,6
Все 1	2,1	1,4	0,8	0,7	0,1

 

Следует заметить, что если входы элемента оставить свободными и не подключать к источнику сигнала, то это будет воспринято элементом как наличие логических 1 на его входах. Поэтому во многих случаях, когда на вход должен постоянно подаваться сигнал уровня логической 1, его никуда не подключают. Однако, для получения от логического элемента максимального быстродействия рекомендуется такой вход подключать к плюсу источника питания через резистор сопротивлением 1 – 2 килоома. К одному такому резистору могут быть подключены сразу несколько входов.

Особый интерес представляет случай, когда на входы элемента не подключены источники сигнала, а один из входов соединен с общим проводом резистором. Если сопротивление этого резистора равно 0, то это равноценно подаче на вход уровня логического 0, и на выходе элемента будет уровень логической 1. При сопротивлении этого резистора стремящегося к бесконечности, на выходе элемента уровень 0, так как бесконечное сопротивление – это фактически разрыв в цепи и вход никуда не подключен. Как показывают расчеты и практика, уровень логической 1 на выходе элемента поддерживается при сопротивлении резистора на входе <1,5 кОм. При увеличении этого сопротивления напряжение на выходе плавно уменьшается, пока не достигнет уровня логического 0. По этой причине, когда ко входу элемента подключен резистор, как, например, в схемах генератора и одновибратора, рассмотренных далее, сопротивление резистора не должно превышать это значение (1,5 кОм). 

Вопросы для самопроверки

3.1. Какова логика базового элемента ТТЛ?

3.2. Начертите схему элемента И-НЕ в интегральном исполнении.

3.3. Как определяется напряжение в точке А на схеме рис. 5.?

3.4. Почему коллекторный p - n переход транзистора VT 1 в схеме на рис. 5 закрыт при открытом эмиттерном p - n переходе?

3.5. Как определяется напряжение в точке С на схеме рис. 5 при открытом эмиттерном p - n переходе транзистора VT 1?

3.6. Как определяется напряжение в точке С на схеме рис. 5 при закрытом эмиттерном p - n переходе транзистора VT 1?

3.7. Почему не могут быть открыты одновременно транзисторы VT 3 и VT 4 в схеме на рис. 5?

3.8. Какова роль диода VD в схеме на рис. 5?

3.9. Определите ток коллектора транзистора VT 3 при коротком замыкании выхода в схеме на рис. 5.

3.10. Какой логический уровень установится на выходе элемента И-НЕ (рис. 5), если к одному входу подсоединить резистор 1 кОм, а второй вход оставить свободным?