Когда хотя бы на одном входе схемы ИЛИ будет единица, на ее выходе также будет единица.

Условное обозначение схемы ИЛИ знак «1». Связь между выходом z этой схемы и входами х и у описывается соотношением z = х + у (читается как «х или у»). Рис.2 и таблица 2.

Таблица 2

х	у	х + у

Схема НЕ (инвертор) реализует операцию отрицания.

Связь между входом х этой схемы и выходом z можно записать соотношением z = , где читается как «не х» или «инверсия х».

Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0. Условное обозначение инвертора - на рис.3, а таблица истинности – в таблице 3

.

Таблица 3

x

Схема И-НЕ состоит из элемента Ии инвертора и осуществляет отрицание результата схемы И.

Связь между выходом z и входами х и у схемы записывают следующим образом:

z = , где читается как «инверсия х и у».

рис. 4

Таблица 4

х	у

Условное обозначение схемы И-НЕ представлено на рис. 4, а таблица истинности схемы И-НЕ – в таблице 4.

Схема ИЛИ-НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.

Связь между выходом z и входами х и у схемы записывают следующим образом:

z = , где читается как «инверсия х или у».

Таблица 5

х	у

Условное обозначение схемы ИЛИ-НЕ представлено на рис. 5, а таблица истинности схемы ИЛИ-НЕ – в таблице 5.

Что такое триггер.

Триггер – это электронная схема, широко применяемая в регистрах компьютера для надежного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое – двоичному нулю.

Термин «триггер» происходит от английского слова trigger – защелка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip – flop, что в переводе означает «хлопанье». Это звукоподражательное название электронной схемы указывает на ее способность почти мгновенно переходить из одного электрического состояния в другое и наоборот.

Самый распространенный тип триггера – так называемый RS – триггер (S и R соответственно от английских слов set – установка и reset – сброс). Условное обозначение триггера – на рис.6. Он имеет два симметричных входа S и R и два симметричных выхода Q и , причем выходной сигнал Q является логическим отрицанием сигнала . На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов. Наличие импульса на входе будем считать единицей, а его отсутствие – нулем.

На рис. 7 показана реализация триггера с помощью вентилей ИЛИ-НЕ, в таблице 6 – соответствующая таблица истинности.

Таблица 6

S	R	Q
		Запрещено
		Хранение бита

Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ-НЕ (см. табл. 5).

1. Если на входы триггера подать S = «1», R = «0», то (независимо от состояния) на выходе Q верхнего вентиля появится «0». После этого на входах нижнего вентиля окажется R = «0», Q = «0» и выход станет равным «1».
2. Точно так же при подаче «0» на вход S и «1» на вход R на выходе появится «0», а на Q – «1».
3. Если на входы S и R подана логическая «1», то состояние Q и не меняется.
4. Подача на оба входа R и S логического «0» может привести к неоднозначному результату, поэтому эта комбинация входных сигналов запрещена.

Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта соответственно 8*2¹⁰=8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.

Что такое сумматор.

Сумматор – это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит прежде всего центральным узлом арифметико–логического устройства компьютера, однако он находит применение также и в других устройствах машины.

Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнем. Условное обозначение одноразрядного сумматора приведено на рис. 8.

При сложении чисел А и В в одном i –м разряде приходится иметь дело с тремя цифрами:

1. цифра а_i первого слагаемого;

2. цифра b_i второго слагаемого;

3. перенос р_i-1 из младшего разряда.

В результате сложения получаются две цифры:

1) цифра с_i для суммы;

2) перенос р_i из данного разряда в старший.

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности – табл.7.

Схема полусумматрора.

Таблица 7

Входы	Выходы
Первое слагаемое	Второе слагаемое	Перенос	Сумма	Перенос

Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора является входом для другого.

Вопрос №34. Информационная система: понятие основные компоненты