Преобразователи на ОУ и компараторах

 

Интегратор со сбросом. Схема управляемого генератора (рис. 12.33, а) состоит из интегратора, построенного на ОУ DA1 и порогового устройства — ОУ DA2. Входной сигнал интегратора вы­зывает линейное изменение напряжения на выходе ОУ DAL Через резистор R2 меняющееся напряжение передается на вход ОУ DA2. Когда на неинвертирующем входе этого ОУ напряжение будет равно нулю, ОУ DA2 переключится. На его выходе появится отрицатель­ное напряжение. Это напряжение проходит через диод и переклю­чает ОУ DAL Интегрирующий конденсатор разряжается. На выходе ОУ DA1 появляется положительное напряжение, которое переклю­чает ОУ DA2. Начинается новый цикл работы. В диапазоне вход­ного сигнала от 0 до 2,2 В наблюдается линейный закон изменения частоты выходного импульсного сигнала. Частота выходного сигна­ла меняется от 0 до 5 кГц (рис. 12.33, б).

Рис. 12.33

Мостовой формирователь двухполярных импульсов. На вход схемы (рис. 12.34) подается гармонический сигнал с амплитудой 100 мВ. В цепь ООС ОУ включен диодный мост, через который протекает ток, определяемый резисторами R2 и R3. Когда диоды находятся в проводящем состоянии, коэффициент усиления ОУ ра­вен единице. Начиная с определенной амплитуды входного сигнала, диоды переходят в проводящее состояние. В результате резко уве­личивается коэффициент усиления усилителя. Происходит ограни­чение входного сигнала. С помощью резистора R2 можно регули­ровать длительность ti, а резистором R3 — длительность т₂.

Формирователь импульсов на компараторе К521СА2. Формиро­ватель, построенный на компараторе К521СА2 (рис. 12.35), позво­ляет получить сдвинутые сигналы различной полярности.

На рис. 12.35,0 изображена схема, которая позволяет осуще­ствить задержку входного сигнала. В исходном состоянии на ин­вертирующий вход компаратора подано смещение 0,6 В, которое определяется делителем Rl, R2, R4. На выходе компаратора нуле­вой потенциал. С приходом входного сигнала 4 В положительной полярности начинается процесс заряда конденсатора. Напряжение на неинвертирующем входе компаратора медленно нарастает. Как только оно сравняется с напряжением на инвертирующем входе — 1,6 В, компаратор переключится. На выходе установится положи­тельное напряжение. После прекращения действия входного сигна­ла конденсатор быстро разряжается через диод. Компаратор воз­вращается в исходное состояние.

На схеме, изображенной на рис. 12.35, б, компаратор в исход­ном состоянии имеет на выходе положительное напряжение. Вход­ной сигнал отрицательной полярности заряжает конденсатор. В оп­ределенный момент компаратор переключается и на выходе появ­ляется нулевой потенциал. По окончании действия входного сигна­ла компаратор возвращается в исходное состояние.

На рис. 12.35, в изображена схема, где от входного сигнала по­ложительной полярности формируется на выходе компаратора им­пульсный сигнал отрицательной полярности. Схема на рис. 12.35, г позволяет получить задержанный сигнал положительной полярно­сти от входного сигнала отрицательной полярности. Во всех схемах время задержки выходного сигнала определяется выражением

t₃ = R₃C ln(R₁+R₄)/R₁.

 

Рис. 12.34

Рис. 12.35

 

На рис. 12.35, д, е схемы увеличивают длительность выходного сигнала. Это достигается тем, что за время действия входного сигнала конденсатор заряжается до амплитудного значения этого сигнала. После окончания входного сигнала начинается процесс раз­ряда конденсатора через резистор R2. Длительность выходного сиг­нала определяется выражением t_и = R₂C lnU/Eo, где U — амплитуда входного сигнала; £о = 0,6, В — напряжение на инвертирующем входе компаратора.

СЧЕТЧИКИ ИМПУЛЬСОВ

 

Двоичный счетчик. Счетчик на рис. 12.26, а построен a JK-триггерах. Запуск и сброс триггеров осуществляется отрицатель­ным перепадом сигналов. На рис. 12.36,6 показан счетчик на D-триггерах. Запуск триггеров осуществляется положительным перепадом напряжения. Сброс счетчика происходит при отрицатель­ном перепаде напряжения.

При построении многоразрядных счетчиков необходимо обра­щать внимание на время задержки выходного сигнала последнего триггера. Это время определяется временем срабатывания одного триггера, и приблизительно равно 100 не.

Рис. 12.36

 

Синхронный счетчик. Счетчик (рис. 12.37, а) построен на триг­герах типа JK. Входные импульсы подаются одновременно на все входы триггеров. Прохождение входных импульсов через триггер управляется сигналами от предыдущих триггеров. Существующее количество управляющих сигналов в интегральной микросхеме К155ТК1 позволяет создать четырехразрядный счетчик. Для увели­чения числа разрядов в счетчике необходимо применить дополни­тельные микросхемы, как показано на рис. 12.37,6, в. В этих счет­чиках триггеры срабатывают от положительного перепада входно­го сигнала. В синхронных счетчиках не происходит накопления за­держки выходных сигналов от разряда к разряду.

Рис. 12.37

 

Управляемый счетчик импульсов. Делитель частоты (рис. 12.38, а) построен на трех микросхемах DD1 — DD3. Тактовые импульсы по­даются на Вход 1 (контакт 5). Коэффициент деления счетчика мо­жет быть произвольным. В счетчике устанавливается произвольный код, с которого начинается счет. Внешний код записывается в счет­чик при подаче импульса на вход Уст. «О». Этот импульс проходит через микросхемы DD4.1 и DD4.2 и поступает на входы С микро­схем DD1 — DD3. С приходом этого импульса в микросхемах DD1 — DD3 записывается код, который в этот момент существует на входах VI, V2, V4, V8. С данного кода начинается счет импуль­сов. После того как счетчик достигнет состояния переполнения, на выходе «>9» микросхемы DD3 произойдет спад отрицательного импульса, который проходит через микросхемы DD4 и DD5. Корот­кий импульс отрицательной полярности с выхода микросхемы DD4.I поступает на входы С микросхем DD1 — DD3. В счетчик вдовь за­пишется внешний код.

Если тактовые импульсы подавать на Вход 2, счет будет осу­ществляться в обратном порядке. Входные импульсы будут умень­шать код, записанный в счетчике. Когда в счетчике будет число О, на выходе «<0» микросхемы DD3 возникнет отрицательный пере­пад, который пройдет через микросхемы DD4, DD5 и запишет в счетчик код, установленный на входах VI, V2, V4, V8. С установ­кой кода в счетчике формируется спад выходного импульса.

Установка внешнего кода осуществляется с переключателя или выходными сигналами логических схем. При постоянном коэффи­циенте деления входы внешнего кода можно подключить к «0» или +5 В через резистор 1 кОм. Неподключенные выходы микросхе­мы ограничивают быстродействие счетчика.

Максимальный коэффициент деления счетчика с использовани­ем микросхем К133ИЦ6 составляет 10ⁿ, а с микросхемами К133ИЕ7 — 16ⁿ, где n— число микросхем. Интегральная микросхе­ма К133ИЕ8 позволяет создать счетчик на число 64ⁿ. Схема вклю­чения последней приведена на рис. 12.38,6. Счетчик позволяет по­лучить на выходе импульсы от 1 до 4095 при подаче на вход 4096 импульсов. Входные тактовые импульсы поступают на кон­такт 9. Счет происходит по фронту. В нулевое состояние схемы устанавливаются при подаче на контакт 13 положительного импуль­са. Если на контакт 11 подать высокий логический уровень, то произойдет запрет счета. При подаче на входы VI — V32 положи­тельных потенциалов происходит управление выдачей «отрица­тельных» импульсов на выходе S1 (контакт 5), которые совпадают по времени с входными импульсами. При одновременной подаче потенциалов на входы V8 и V32 на выходе S1 появляется 40 им­пульсов, неравномерно расположенных по времени. На выходе «>63» появляется импульсный сигнал, фронт которого совпадает со спадом 63-го входного импульса, а спад — со спадом 64-го им­пульса.

Рис. 12.38

Рис. 12.39

 

Декадный счетчик. На рис. 12.39 изображен декадный счетчик, построенный на интегральных микросхемах К155ИЕ1. Каждая мик­росхема делит входную последовательность импульсов на 10. По­лярность входных импульсов отрицательная. На выходе формирует­ся импульсный сигнал отрицательной полярности с длительностью, равной длительности входных импульсов.

Делители на интегральной микросхеме К155ИЕ2. Микросхема К155ИЕ2 состоит из триггера со счетным входом и счетчика с ко­эффициентом деления 5. При соединении этих элементов между собой можно получить двоично-десятичный счетчик, работающий в коде 1 — 2 — 4 — 8 (рис. 12.40, а). Полярность входных импульсов по­ложительная. Состояние счетчика переключается в момент заднего фронта импульса.

С помощью этой микросхемы можно построить счетчик с коэф­фициентом деления на 6 (рис. 12.40,6) и на 7 (рис. 12.40, в). В пер­вой схеме после прихода шестого входного импульса к контактам 2 и 3 будет подано положительное напряжение (высокий логический уровень), которое установит в счетчике нуль. Во второй схеме после суммирования шести импульсов счетчик переходит в состоя­ние «9». Очередной входной импульс установит в счетчике состоя­ние «10» или «О».

Двухтактный регистр сдвига. Один триггер в разряде является основным, другой — триггер памяти. Между собой тактовые им­пульсы имеют задержку. Тактовые импульсы, которые идут с за­держкой, должны поступать на основные триггеры. Информацион­ный сигнал переписывается в триггер памяти, а затем списывается с основного (рис. 12.41).

Рис. 12.40

 

Рис. 12.41

 

Глава 13