Функционирование и временные диаграммы микропроцессора

Формат команды МП580ВМ80 содержит от одного до трех байт. Время, затрачиваемое на извлечение 1 байта информации или выполнение команды, определяемой одним машинным словом, называют машинным циклом (М).Каждая команда требует для выборки и выполнения от одного до пяти машинных циклов. Машинные циклы именуются M₁, M₂, M₃, M₄, M₅.

Выполнение каждой команды в МП происходит в строгой последовательности, определяемой кодом команды, и синхронизируется сигналами Ф₁ и Ф₂ тактового генератора. Период синхросигналов Ф₁ или Ф₂ называется машинным тактом (Т). Любой машинный цикл включает от трех до пяти тактов: T₁, T₂, T₃, T₄, T₅. Каждый такт длится в течение одного периода синхросигнала (длительность такта при частоте 2 МГц = 0,5 мкс). Имеется три состояния, которые могут длиться неограниченное число тактов: WAIT (Ожидание), HOLD (Захват), HALT (Останов).

Время выполнения команды определяется процессом получения, декодирования и ее выполнения. В зависимости от вида команды это время может состоять от 1 до 5 М. Для микропроцессора 580ВМ80 существует десять различных типов циклов:

1) М₁ – извлечение кода команды;

2) М₂ – чтение данных из памяти;

3) М₃ – запись данных в память;

4) М₄ – извлечение из стека;

5) М₅ – запись данных в стек;

6) М₆ – ввод данных из внешних устройств;

7) М₇ – запись данных во внешние устройства;

8) М₈ – цикл обслуживания прерывания;

9) М₉ – останов;

10) М₁₀ – обслуживание прерывания при работе МП в режиме “Останов”.

Цикл М₁ – это всегда цикл выборки команды, он длится от 4 до 5 тактов. Циклы М₂, М₃, М₄, М₅ обычно состоит из 3-х тактов каждый. На рисунке 2.4. показаны временные диаграммы функционирования МП.

В течение такта Т₁ содержимое программного счетчика ПС выдается на адресную шину, а на выходах СИН вырабатывается высокий потенциал. На шину данных подается 8-разрядный код, характеризующий выполняемый цикл. На первом такте каждого машинного цикла МП указывает тип выполняемого цикла с помощью 8-разрядного слова состояния цикла, выдаваемого на шины данных. Слово состояния выдается на шины данных лишь во время импульса СИНХР (такты Т₁ и Т₂), а используется на протяжении всего машинного цикла. Поэтому его необходимо записывать в специальный регистр слова состояния РгСС. Запись его осуществляется в момент совпадения сигналов СИНХР и Ф₁ на втором такте (рисунок 2.3).

Рисунок 3.3 – Временные диаграммы функционирования процессора i8080

Слово состояния в последующем используется для формирования сигналов раздельного обращения к памяти и внешним устройствам, так как в процессоре такие сигналы отсутствуют (например, Чт (Прием) относится как к памяти, так и к внешним устройствам).

За Т₁ всегда следует такт Т₂, в течение которого проверяется наличие сигналов подтверждения ГТ и ЗАХВАТ, а также проверяется не находится ли МП в состоянии останова HALT. Если на входе READY имеется сигнал готовности (высокий уровень), то МП переходит к такту Т₃, в противном случае – в состояние ОЖИДАНИЕ (такт Т_w) и находится в нем до тех пор, пока не появится сигнал готовности. Таким образом, сигнал ГОТ позволяет синхронизировать МП с памятью с любым временем доступа или с любым внешним устройством. Более того, сигнал ГОТ позволяет осуществить пошаговое выполнение программы.

Во время Т₂ слово состояния цикла (PSWC) записывается в регистр состояния. Передним фронтом Ф₂ заканчивается формирование сигнала СИН, и вырабатывается единичный сигнал Прием, позволяющий поступить байту на вход МП через ШФ. В этом же такте Т₂ из сигнала Прием и D₇ PSWC формируется сигнал Чт Память, позволяющий поступать данным из памяти на ШД микропроцессора. Изменения данных в этом такте восприниматься не будут так как их запись в МП осуществляется в фиксированные моменты времени в такте Т₃.

В такте Т₃ во время заднего фронта Ф₁ производится запись кода команды во внутренний регистр кода команды. Положительным фронтом Ф₂ оканчивается сигнал ПРИЕМ на выходе МП и сигнал ЧТ Память. Импульс на выходе Прием формируется в машинных циклах: чтение команды, ЧТ данных из памяти, прерывания, чтение из стека или внешнего устройства.

На основании декодирования команды ДШК схема управления формируют сигналы управления и синхронизации для внутренних пересылок данных, а также соответствующие дешифрируемой команде машинные циклы.

На последующих тактах Т₄ и Т₅ ДШК расшифровывает код команды, определяет количество байтов в команде, формирует команды на внутренние пересылки данных и подготавливает МП к выполнению следующих машинных циклов.

В конце последнего машинного цикла выполнения каждой команды анализируется наличие запроса прерывания на входе ЗПР. Если запрос присутствует и прерывания разрешены (команда EI), то МП входит в специальный цикл М₁, во время которого содержимое ПС не изменяется, формируется признак начала обработки прерывания INTA, а прерывающее устройство посылает в МП код команды RST с адресом прерывающей программы.

Самые простые команды, не требующие обращения к памяти, выполняются в течении одного машинного цикла за четыре такта, т.е. за 2 мкс, самые длинные – на протяжении 5 машинных циклов – за 18 тактов, т.е. 9 мкс.

Выборка команд длиной 2 и 3 байта производится соответственно за два или три машинных цикла, при этом первый байт команды заносится врегистр команд РК, второй в программно недоступный регистр W, а третий – в регистр Z.