Временные характеристики ( S ) DRAM

• Пересылка в память как адреса строки, так и адреса столбца каждый раз сопровождается отправкой в память специальных контрольных сигналов, подтверждающих подачу адресов. Это вырабатываемые микропроцессором управляющие сигналы RAS# (Row Access Strobe, строб-сигнал доступа к строке) и CAS# (Column Access Strobe, строб-сигнал доступа к столбцу).

• Для уменьшения числа проводников в адресной шине, она работает в режиме мультиплексирования, т.е. адреса строк и столбцов передаются по одним и тем же проводникам, поэтому и адреса, и сигналы RAS# и CAS# передаются не параллельно, а последовательно, один за другим, с разделением во времени. Внутри микросхемы памяти адреса строки и столбца временно сохраняются в буферах (защелках) адреса строки и адреса столбца, соответственно. Эти защёлки являются ячейками статической памяти SRAM (триггерами), вкраплёнными в микросхему динамической DRAM (конденсаторной) памяти. Одновременно со второй частью адреса (адреcа столбца) в микросхему подаётся команда, указывающая, какое действие надо выполнить- чтение или запись данных. Временные задержки (тайминги) между передаваемыми по информационно-командному интерфейсу памяти адресами, строб-сигналами, командами и порциями данных измеряются в тактах работы системной шины.

Временные характеристики     (S) DRAM

• Величины задержек (тайминги) памяти обычно записываются цепочкой, которую называется "тайминговая схема работы памяти" и даёт полную характеристику памяти для данной частоты.

• Величины задержек (тайминги) считываются чипсетом из особой микросхемы SPD, впаянной в модуль памяти. Согласно требованиям стандарта, на каждом модуле памяти SDRAM должна присутствовать небольшая специализированная микросхема ROM, именуемая " микросхемой последовательного детектирования " (Serial Presence Detect, SPD). Эта микросхема содержит основную информацию о типе и конфигурации модуля, временных задержках (таймингах), код производителя модуля, серийный номер модуля, дату изготовления и т.п. Стандарт SPD для модулей памяти DDR2 также включает в себя данные о температурном режиме функционирования модулей, которая может использоваться, например, для поддержания оптимального температурного режима посредством управления синхронизацией (регулированием импульсов синхросигнала) памяти, так называемый "троттлинг памяти"

Логические банки памяти

• Отличительной особенностью микросхем SDRAM от микросхем более ранних типов является деление матрицы памяти на несколько логических банков (минимум – двух, обычно - четырёх). Это необходимо для повышения производительности памяти в моменты подзарядки (регенерации) ячеек. В "многобанковых" микросхем SDRAM можно обращаться к строке одного банка, пока строка другого банка находится на "подзарядке". Данные располагаются в памяти с последовательным чередованием их в разных банках.

Активизация строк

• Перед осуществлением любой операции с данными, содержащимися в микросхеме, необходимо "активизировать" требуемую строку в соответствующем банке. Для этого в микросхему подается команда активизации ACTIVATE вместе с которой на адресные линии микросхемы подаётся номер банка и адрес строки, а также строб-сигнал RAS#, который помещает адрес в защёлки буфера адреса строки.

• Активизированная строка остается открытой (доступной) для последующих операций доступа до поступления команды подзарядки банка (PRECHARGE), закрывающей данную строку. Минимальный период "активности" строки - от момента её активации до момента поступления команды подзарядки, определяется минимальным временем активности строки (Row Active Time, t_RAS).

• Повторная активизация какой-либо другой строки того же банка не может быть осуществлена до тех пор, пока предыдущая строка этого банка остается открытой. Таким образом, минимальный промежуток времени между активизацией двух различных строк одного и того же банка определяется минимальным временем цикла строки (Row Cycle Time, t_RC).

Чтение/запись данных

• Активизация строки памяти сама по себе требует определенного времени. В связи с этим, следующие после ACTIVATE команды чтения READ или записи WRITE данных не могут быть поданы на следующем такте шины памяти, необходим определенный временной интервал, называемый "задержкой между подачей адреса строки и столбца" (RAS#-to-CAS# Delay или t_RCD).

• После подачи команды READ, первая порция данных оказывается доступной не сразу, а с задержкой в несколько тактов шины памяти, в течение которой данные, считанные из усилителя уровня, синхронизируются и передаются на внешние выводы микросхемы. Задержка между подачей команды чтения и фактическим появлением данных на шине считается наиболее важной и называется "задержкой сигнала CAS#" (CAS# Latency или t_CL).

Подзарядка строки

• Цикл чтения/записи данных в строки памяти завершается закрытием открытой строки банка с помощью команды подзарядки строки - PRECHARGE. Последующий доступ к этому банку микросхемы становится возможным не сразу, а по прошествии интервала времени, называемого " временем подзарядки строки" (Row Precharge Time, t_RP). За этот период времени сигналы CAS# и RAS# последовательно дезактивируются, а данные из усилителя уровня возвращаются обратно в массив ячеек строки памяти, восстанавливая его прежнее значение.