Входные данные – формы: графическая, текстовая, параметрическая

2.3.1. Входная графическая информация нанокомпилятора (вводится и редактируется с помощью встроенного графического редактора, храниться в графических файлах специального формата) – 2D/3D графическое описание функциональных наноэлементов и матричных структур на базе функциональных наноэлементов (шаблонов квантовых точек (QCA – Quantum Cellular Automate), инжекционных нанодвижителей, квантовых энергетических элементов, оптических наноэлементов и других).

2.3.2. Входная текстовая информация нанокомпилятора (вводится и редактируется с помощью встроенного текстового редактора, храниться в текстовых файлах) – поведенческое описание управляющих информационных наносхем на основе использования объектно-ориентированных языков HDL-описания и синтезабельных IP-ядер (Hardware Description Language – язык описания аппаратуры; IP – Intellectual Private – интеллектуальная собственность, http://cordis.europa.eu/esprit/src/omi-list.htm, www.opencores.org, http://vhdl-manual.narod.ru): VHDL, Verilog, SystemVerilog, SystemC, C, C++ [31—42; 87; 88].

2.3.3. Входная параметрическая информация нанокомпилятора (вводится через диалоговые панели, упорядочивается в структурах данных, храниться в базах данных нанокомпилятора) – топологические, электрофизические и энергетические параметры 2D/3D моделей наноэлементов; параметры уравнений математической физики (Шрёдингера, Пуассона, диффузии, непрерывности, теплопроводности и других) применяемых для моделирования функциональных и управляющих информационных наносхем.

 

Внутренняя обработка

2.4.1. Внутренняя обработка графической информации – разработка и оптимизация 2D/3D топологии и верификация библиотечных элементов на базе ШКТ (QCA) для цифровых наносхем, а также, разработка и оптимизация 2D/3D топологий функциональных наноэлементов – ИНД, ИМГДНГ, 2D ГК, широкополосных фотоприёмников, наногироскопов и т.п.

2.4.2. Внутренняя обработка текстовой информации – лексический, синтаксический и семантический анализаторы текстовых поведенческих HDL-описаний на алгоритмических языках высокого уровня VHDL, Verilog, SystemVerilog, SystemC, C, C++, включая синтезабельные IP-ядра, с целью верификации исходных текстов и генерации регистрового RTL-описания проектируемых цифровых наносхем и, далее, разработки и оптимизации 2D/3D топологий наносхем на основе верифицированных библиотечных НЭ, на базе ШКТ (QCA) [61, 62].

2.4.3. Внутренняя обработка параметрической информации – используется для установки и изменения режимов обработки текстовой и графической информации.

 

Выходные данные – формы: 2 D виртуальные цифровые шаблоны, нанотехнологические маршрутные карты, библиотеки верифицированных наноэлементов и синтезабельных фрагментов наносхем

2.5.1. Выходная информация (выводится в виде 2D изображения и 3D реконструкции на основе OpenGL в отдельных окнах, печатается на принтере, храниться в базах данных нанокомпилятора, пересылается по сети на управляющие компьютеры нанофабрики) – 2D виртуальные цифровые шаблоны для формировании 2D/3D топологии функциональных и управляющих информационных наносхем с помощью нанотехнологического оборудования нанофабрики и тесты для верификации сформированных наноструктур.

2.5.2. Выходная информация (храниться в базах данных нанокомпилятора, упорядочивается в структурах данных, пересылается по сети на управляющие компьютеры нанофабрики) – нанотехнологические маршрутные карты: таблица отображающие последовательные хронометрированные этапы работ (нанотехнологические операции с соответствующими значениями технологических параметров) для автоматического адаптивного формирования наноструктур – 2D/3D топологии функциональных и управляющих информационных наносхем, в соответствии с заданным 2D виртуальным цифровым шаблоном. 

2.5.3. Выходная информация (упорядочивается в структурах данных, храниться в базах данных нанокомпилятора) – библиотеки верифицированных наноэлементов и синтезабельных фрагментов функциональных и управляющих информационных наносхем для вторичного использования.

 

Поддерживаемые стандарты SEMI и нанокомпиляторы-прототипы:

Q - BART, QCADesigner

2.6.1. Поддерживаемые стандарты – там, где это имеет физический смысл для НЭ с КРЭ требований группы стандартов SEMI (Semiconductor Equipment and Materials International, www.semi.org), принятого ASTM International (www.astm.org) для технологического оборудования и микроэлектронной технологии производства КМОП-СБИС на основе структур «металл-оксид-полупроводник». Группа стандартов SEMI определяет описание всех этапов технологических процессов и их представлений для оператора. Особенно важно оформление по SEMI стандартных форм технологических маршрутных карт, которые полностью определяют технологию производства и тестирования изделий от пластины Si, до готовой микроэлектронной СБИС в корпусе и упаковке.  

2.6.2. Прототипы-нанокомпиляторы (QUNDRANT: проект ESPRIT #23362) [11—25; 90; 98—133] –

· Q-BART: Quantum Based Architecture Rules Tool, разработка MentorGraphics (www.cse.nd.edu/~cse_proj/qca_design/papers/dacPaper.pdf, www.nd.edu/~qcahome/, www.mentor.com).

· QCADesigner, разработка Университета Калгари (Канада) при поддержке Synopsys (www.synopsys.com, www.nd.edu/~qcahome/, www.qcadesigner.ca/).