Разработка принципиальной схемы кодера

По условию задания тактовая частота равна 200 МГц. Кодер построим на базе быстродействующих КМОП микросхем серии КР1554 (аналогичная зарубежная серия MC74AC - Advanced). Напряжение питания микросхем серии КР1554 - от 2 до 6 В. Рабочий температурный интервал -45...+85 С. Ток, потребляемый в статическом режиме, по нормам технических условий не превышает 4 мкА для простых микросхем и 8 мкА для микросхем средней степени интеграции. Все микросхемы этой серии отличаются очень высокой нагрузочной способностью - при высоком логическом уровне на выходе, напряжении питания 4,5 В и выходном напряжении 3,86 В выходной вытекающий ток не менее 24 мА. Максимально допустимая емкость - 500 пФ.

Время задержки на вентиль равно 4 нс.

) Для построения формирователя проверочных символов нам понадобятся две микросхемы КР1554ИР8, в одной из которых задействованы все 8 выходом, в другой используются только 3 из них.

Микросхема представляет собой восьмиразрядный сдвиговый регистр с последовательной загрузкой и параллельной выгрузкой. Наличие двух входов загрузки А и &А позволяет использовать один из них в качестве управляющего загрузкой данных низкий уровень на одном из них запрещает прохождение сигнала со второго. Низкий уровень на входе R устанавливает все выходы микросхемы в 0.

 

Рис. 9 - Микросхема КР1554ИР8.

 

Две микросхемы КР1554ЛП5 - «4 двухвходовых элемента исключающее или» используется для реализации пяти сумматоров по модулю два - одна микросхема помещена в цепь обратной связи после регистра сдвига, а вторая устанавливается на вход схемы и из нее используется только один элемент.

Рис. 10 - Микросхема КР1554ЛП5.

 

) Для построения устройства управления ключами необходим счетчик на 9 разрядов, 7 инверторов, 2 элемента реализующих функцию «9И», и один JK-триггер.

Счетчик построим, используя 3 микросхемы КР1554ИЕ10, соединенные по схеме наращивания разрядности (рис. 11). Микросхема представляет собой четырехразрядный двоичный счетчик с асинхронным сбросом, дешифрующим счетным выходом, с возможностью синхронной установки в произвольное состояние от нуля до пятнадцати. В качестве запоминающего элемента используется JK триггер с внутренней задержкой. Счетчик имеет вход синхронизации С, вход установки нуля R, четыре информационных входа Dl - D4, входы разрешения счета VI, разрешения предварительной записи V2, разрешения переноса P1, четыре выхода Ql-Q4 и выход переноса информации Р2 Счетчик устанавливается в предварительное состояние при наличии на входе разрешения V2 низкого уровня В этом случае разрешена подача сигналов на входы JK триггеров через информационные входы Dl -D4. Информация передается на выходы при поступлении положительного фронта тактового импульса на вход синхронизации. Операция счета происходит при наличии на входах VI, P1, V2, R высокого уровня. Схема устанавливается в нулевое состояние при подаче на вход R напряжения низкого уровня. В режиме записи на шины V2 подается низкий уровень, R - высокий, а состояния входов VI и PI могут быть любыми. Для переноса импульса в следующий каскад предусмотрена специальная схема с входом разрешения переноса P1 и выходом Р2. При подаче на вход схемы пятнадцатого счетного импульса на выходе появляется высокий уровень. После шестнадцатого импульса, когда счетчик обнуляется, выход Р2 снова переходит в состояние низкого уровня Следовательно, на каждые шестнадцать счетных импульсов формируется один импульс переноса на вход счетчика старшего разряда. Условное обозначение, таблица истинности и схема наращивания разрядности для данной микросхемы приведены на рис. 11.

 

Рис. 11 - Микросхема КР1554ИЕ10.

 

При построении кодера используется три схемы КР1554ЛН1 (рис. 12). Данная схема представляет собой набор из шести инверторов. Первая схема служит для правильного задания комбинации, на которую будет реагировать триггер, переключая свое состояние и устанавливается перед элементом «9И». Так как для задания необходимо 7 инверторов, то необходимо поставить еще одну микросхему КР1554ЛН1, один из инвертирующих элементов которой будет использован с той же целью, что и элементы первой микросхемы, а второй будет использован для заведения сигнала сброса счетчиков при комбинации, соответствующей числу 279 (это связано с тем, что элемент «9И» выдаст в этот момент единицу, а вход сброса счетчиков инверсный). На изображении элементы этой микросхемы разнесены по принципиальной схеме, а не изображены единым блоком согласно ГОСТу о правилах выполнения схем. Третья микросхема используется при реализации элемента «9И».

 

Рис. 12 - Микросхема КР1554ЛН1.

 

Для реализации схемы «9И» используем 2 микросхемы КР1554ЛА4 (рис. 13), состоящей из трех элементов 3И-НЕ, микросхему КР1554ЛН1 (необходимо установить, так как КР1554ЛА4 имеет инверсные выходы) и схему, объединяющие предыдущие ступени схемы «9И» - микросхему КР1554ЛИ6 (рис. 14) - 2 элемента 4-И, в каждом элементе которой используется по 3 входа (на неиспользуемый вход заводится единица). Таким образом, на первом элементе микросхемы КР1554ЛИ6 появится логическая единица при комбинации на счетчике, соответствующей числу 265, а на втором - 279.

Рис. 13 - Микросхема КР1554ЛА4.

Рис. 14 - Микросхема КР1554ЛИ6.

 

В качестве триггера будем использовать микросхему КР1554ТВ9, условное обозначение и таблица истинности которой приведена на рис. 15.

 

Рис. 15 - Микросхема КР1554ТВ9.

 

Микросхема представляет собой два независимых тактируемых JK триггера с установкой в 0 и 1. Считывание информации со входов J и К происходит во время положительного перепада на входе С. Наличие низкого уровня на входах R и S одновременно дает неопределенное состояние на выходах. Перед началом работы схемы триггер должен быть установлен в единичное состояние. Подача на его входы J и K сигналов с элементов «9И» запирает его на соответствующее количество тактов в состоянии лог. 0 либо лог. 1.

) Ключи реализуются на микросхеме КР1554ЛИ2, состоящей из четырех элементов 2И (рис. 16).

 

Рис. 16 - Микросхема К1554ЛИ2.

 

)Микросхема КР1554ЛЛ1 (рис. 17) содержит четыре элемента «ИЛИ», один из которых используется для реализации выходного коммутирующего устройства.

 

Рис. 17 - Микросхема КР1554ЛЛ1.

Принципиальная схема кодирующего устройства приведена в приложении 2.