Фазовые дрожания компонентных сигналов в трактах SDH, вызываемые асинхронным отображением

Компонентные сигналы в тракты SDH вводятся с использованием процедуры отображения (mapping). Карты, в соответствии с которыми заполняются виртуальные контейнеры, зависят от того синхронным или асинхронным является компонентный поток по отношению к сигналам в мультиплексоре SDH. Асинхронное отображение выполняется с использованием процедуры цифровой коррекции со вставками.

Для выполнения цифровой коррекции со вставками в качестве основного блока аппаратуры используется эластичная память.

 

Рассчитаем временную зависимость фазовых дрожаний при асинхронном отображении для сигнала Е12. По структуре цикла VC-12 можно рассчитать пропускную способность тракта этого контейнера и параметры карт. Данные приведены в таблице 7

 

 

Таблица 7

Карты VC-12	Количество информационных битов в цикле	Количество балластных вставок в цикле	Пропускная способность тракта VC-12
MAP0	280	0	1856
MAP1	279	1	1864
MAP2	278	2	1872
MAP3	277	3	1880
MAP4	276	4	1888
MAP5	275	5	1896
MAP6	274	6	1904
MAP7	273	7	1912
MAP8	272	8	1920
MAP9	271	9	1928
MAP10	270	10	1936
MAP11	269	11	1944
MAP12	268	12	1952
MAP13	267	13	1960
MAP14	266	14	1968
MAP15	265	15	1976
MAP16	264	16	1984
MAP17	263	17	1992
MAP18	262	18	2000
MAP19	261	19	2008
MAP20	260	20	2016
MAP21	259	21	2024
MAP22	258	22	2032
MAP23	257	23	2040
MAP24	256	24	2048
MAP25	255	25	2056

 

Общее количество битов в VC-12 - 280, скорость сигнала VC-12 -

2240 кбит/с. Погрешность скорости равна a(ppm) = 41, размер эластичной памяти ES=25.

Заполнение сигнала VC-12 начинается по карте MAP24.

.

Пороговое значение Временного Детектора , тогда количество циклов до момента первой цифровой коррекции из (6.2)

X1 = 2382.

Далее заполнение VC-12 осуществляется по карте MAP23

.

Пороговое значение ВД равно 0, количество циклов до момента второй цифровой коррекции из (6.5)

X2 = 2.

Далее заполнение контейнера опять по карте MAP7.

По результатам расчета построим график цифровой коррекции фазовых дрожаний (рисунок 9)

Рисунок 9 – Временной зависимости фазовых дрожаний Е11 по VC-11.

 

Контроль качества передачи в сетевых слоях синхронной цифровой иерархии

Процедуры внутреннего контроля

Процедуры внутреннего контроля осуществляются в каждом слое сети SDH. В трактах виртуальных контейнеров, мультиплексных и регенерационных секциях используется избыточный код битового чередуемого паритета BIP-n (BitInterleavedParity-n). Значения битов, составляющих кодовое слово n, рассчитываются для цикла или сверхцикла цифрового сигнала. Биты в кодовом слове процедуры внутреннего контроля BIP-n получаются в результате последовательного суммирования по модулю два всех битов цифрового сигнала с одинаковыми номерами. Расчет BIP-n выполняется по сигналу текущего цикла (сверхцикла), а результат расчета помещается в следующий цикл (сверхцикл).

В мультиплексных секциях сети SDH используется процедура внутреннего контроля BIP-24xN, в регенерационных секциях - BIP-8, в трактах виртуальных контейнеров VC-4-Xc/VC-4/VC-3 также BIP-8, в трактах виртуальных контейнеров VC-2/VC-1 - BIP-2. Для передачи битов BIP используются секционные или трактовые заголовки.