Сепаратор данных и предкомпенсация записи.

Сепаратор данных и схему предкомпенсации записи очень часто размещают на одном кристалле, хотя между собой они практически не связаны и функционируют совершенно раздельно. Основное назначение сепаратора данных состоит в очистке цифрового сигнала от шумов при чтении и выделении сигналов синхронизации RCLK. Структурная схема сепаратора данных показана на рис.2.

Рис.2 Сепаратор данных RLL.

Метод RLL (как и любой другой метод - без возвращения к нулю) требует начального базирования строба выделения данных, для этой цели в формате записи имеются специальные синхрозоны, состоящие из последовательности нулей. Считанные данные RDDATARLL (READ DATA RLL) из канала считывания НЖМД поступают в детектор поля синхронизации, который из потока последовательных импульсов выделяет зону непрерывно следующих друг за другом единиц или нулей.

Детектор представляет собой перезапускаемый одновибратор с длительностью импульса немного больше чем период следования импульсов данных для нулей и единиц. Таким образом, при прохождении под головкой считывания/записи поля синхронизации детектор вырабатывает сигнал DRUN (DETECTOR RUN). В ответ на сигнал DRUN однокристальный микроконтроллер формирует строб чтения RDGATE (READ GATE). Этот сигнал открывает вход А мультиплексора и считанные данные RDDATARLL поступают на фазовый компаратор, который вырабатывает аналоговый сигнал, управляющий частотой работы генератора ГУН. Уровень аналогового сигнала зависит от рассогласования фаз входных данных RDDATARLL и выходного сигнала ГУН.

Фазовый компаратор, сглаживающий его пульсации фильтр и ГУН образуют замкнутый контур фазовой автоподстройки частоты (ФАПЧ). Таким образом осуществляется слежение за изменением частоты входных сигналов и обеспечивается достоверность считываемых данных. Для обеспечения нормальной работы ФАПЧ в отсутствии сигнала RDGATE мультиплексор переключается на вход В и синхронизация ГУН производится от кварцевого генератора 15 МГц. Необходимо сделать замечание, так как период следования импульсов для нулей и единиц совпадает рис.3, то сигнал DRUN будет ошибочно формироваться не только при нахождении поля синхронизации, но и в любом другом месте, где встретится последовательность нулей или единиц. Поэтому в формате дорожки за полем синхронизации следует байт адресного маркера, записанного с нарушением правил кодирования (с пропуском одного синхроимпульса) такой байт больше не может встретиться нигде в формате дорожки. По сигналу DRUN однокристальный микроконтроллер приступает к поиску адресного маркера, если AM не обнаружен следовательно данная последовательность единиц или нулей не является полем синхронизации.

Рис.3. Схема предкомпенсации.

Структурная схема узла предкомпенсации показана на рис. 3.

Сигналы EARLY и LATE вырабатываются однокристальным микроконтроллером на основе предварительного анализа записываемой информации. Сигнал разрешения предкомпенсации WPCEN (WRITE PRECOMP.EN.) вырабатывается управляющим микропроцессором. При отсутствии предкомпенсации WPCEN=0 записываемые данные появляются на выходе задержанными на 24 не, что считается нулевым отклонением.