Лабораторная работа № 2.Цифровой компаратор

Цель: Изучение назначения устройства и принцип работы цифрового компаратора.

Оборудование: Электронная лаборатория Electronics Workbench.

 

Краткая теория

 

Цифровые компараторы (от английского compare – сравнивать) выполняют сравнение двух чисел А, В одинаковой разрядности, заданных в двоичном или двоично-десятичном коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В или неравенства А<B,A>B. Результат сравнения отображается в виде логического сигнала на одноименных выходах, в случае выполнения условия на выходе 1.

Цифровые компараторы применяются для выявления нужного числа (слова) в цифровых последовательностях, для выполнения условных переходах.

Схемы одноразрядных компараторов приведены на рис. 15, 16, 17..

 

Рис. 15

 

Рис. 16

Рис. 17

 

Операциям сравнения (A<B, A=B, A>B) соответствуют структурные формулы (A’*B, A’*B’+A*B, A*B’).

Условно обозначим логические схемы компараторов:

 

 

Тогда, компараторы =>, <=, <> будут выглядеть следующим образом:

 

где элемент отрицания.

Логические функции этих компараторов выглядят:

(A’*B)’, (A*B’)’, (A’*B’+A*B)’.

Можем упростить данные формулы с помощью законов алгебры логики:

(A’*B)’=A’’+B’=(закон де Моргана)=A+B’ (закон двойного отрицания),

(A*B’)’=A’+B’’=A’+B,

(A’*B’+A*B)’=(A’’+B’’)*(A’+B’)=(A+B)*(A’+B’).

Таблицы истинности для данных формул:

 

A	B	B’	A+B’ (A=>B)	A’	A’+B (A<=B)	A+B	A’+B’	(A+B)*(A’+B’) (A<>B)

 

Контрольные вопросы и задания

1. Какие функции выполняет цифровой компаратор, в каких устройствах он может быть использован?

2. Подсоединив схемы к логическому конвектору, исследуйте приведенные схемы.

3. Составьте схему устройства, объединяющую все три компаратора.

4. Составьте схемы устройств, удовлетворяющие условиям: A<=B, A<>B, A>=B.

5. Исследуйте составленные схемы устройств.

6.Составьте структурные формулы и таблицы истинности для составленных выше логических схем цифровых компараторов.

 

Лабораторная работа № 3. Устройство контроля четности

 

Цель: Изучение назначения и принцип работы устройства контроля четности.

Оборудование: Электронная лаборатория Electronics Workbench.

 

Краткая теория

 

Операция контроля четности двоичных чисел позволяет повысить надежность передачи и обработки информации. Ее сущность заключается в суммировании по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности. Например, если при передаче кода 1001 произойдет сбой во втором разряде, то на приемном пункте получим код 1101 – такую ошибку определить в общем случае затруднительно. Если же код относится к двоично-десятичному (способ кодирования десятичных чисел, при котором каждая цифра представляется четырьмя двоичными разрядами – двоичной тетрадой), обнаружение ошибок путем введения дополнительного бита четности происходит следующим образом. На передающей стороне передаваемый код анализируется и дополняется контрольным битом до четного или нечетного числа единиц в суммарном коде. Соответственно суммарный код называется четным или нечетным. В случае нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом коде, включая контрольный бит, была нечетной. При контроле четности все наоборот. Например, в числе 0111 число единиц нечетно. Поэтому при контроле нечетности дополнительный код должен быть нулем, а при контроле четности – единицей. На практике чаще всего используется контроль нечетности, поскольку он позволяет фиксировать полное пропадание информации (случай нулевого кода во всех информационных разрядах). На приемной стороне производится проверка кода четности. Если он правильный, то прием разрешается, в противном случае включается сигнализация ошибки или посылается передатчику запрос на повторную передачу.

Схема формирования бита четности для четырехразрядного кода приведена на рис.18

Рис. 18.

Она содержит четыре элемента исключающие ИЛИ, выполняющие функции сумматоров по модулю 2 (без переноса) и состоит из трех ступеней. На первой ступени попарно суммируются все биты исходного кода на входах A, B, C, D. На второй ступени анализируются сигналы первой ступени, и устанавливается четность или нечетность суммы входного кода. На третьей ступени полученный результат сравнивается с контрольным сигналом на входе E, задающим вид используемого контроля, в результате чего на выходе F формируется дополнительный пятый бит четности, сопровождающий информационный сигнал в канале передачи.

Результаты моделирования приведены на рис. 19.

Рис. 19

Контрольные вопросы и задания

1. Какое назначение имеют формирователи кода четности, где они могут быть использованы?

2. Постройте схему формирователя бита четности трехразрядного (пятиразрядного) кода.

3. Проанализируйте работу составленных схем формирователей битов четности.