Аналого-цифровыепреобразователи

9.3.1. Классификация АЦП. Аналого-цифровой преобразователь – устройство, предназначенное для преобразования аналоговых величин в их цифровой эквивалент в различных системах счисления. При разработке АЦП используют несколько принципов, удовлетворяющих различным требованиям к точности и скорости преобразования. На рис. 10.8 приведена классификация АЦП по используемым принципам функционирования

9.3.2. Параллельный АЦП. Параллельные АЦП обладают наибольшим быстродействием. В них реализуют принцип прямого преобразования, при котором входное напряжение сравнивается с заданными уровнями напряжения, отличающимися на величину h (шаг квантования по уровню).

На рис. 10.9 а приведена структура 3-разрядного параллельного АЦП. Отметим ее сходство со структурой ЦАП с суммированием напряжений, так как в обоих случаях формируются все дискретные уровни нап­ря­жения, что и обеспечивает максимальную скорость преобразования.

Эталонное напряжение U ₀ делителем на резисторах R _1… R ₈ с одинаковыми сопротивлениями делится на 8 (2 ⁿ) уровней, отличающихся на величину шага квантования по уровню h. Эти напряжения подаются на инвертирующие входы компараторов U _вх.К, неинвертирующие входы которых соединены с измеряемым напряжением U _вх. Поэтому на выходах компараторов, для которых U _вх.К > U _вх, формируется низкое, а на выходах компараторов, для которых U _вх.К < U _вх, – высокое выходное напряжение. Полученный (2 ⁿ – 1) разрядный код преобразуется шифратором CD в 3-разрядный двоичный код.

Недостатком такого решения является сложность и высокое энергопотребление устройства, что обусловлено применением большого числа (2 ⁿ – 1) компараторов. Поэтому разрядность АЦП такого типа обычно не превышает n = 12.

9.3.3. Последовательно-параллельный АЦП. Структуру АЦП можно упростить, если выходной код получать не одновременно, а по частям. Естественно, что последовательность получения частей выходного кода приводит к снижению быстродействия устройства. Данный принцип реализуют последовательно-параллельные АЦП. При этом используется либо метод разделения преобразования в пространстве (многоступенчатые АЦП), либо во времени (многотактные АЦП).

На рис. 10.9 б приведена структура двухступенчатого АЦП. Входное напряжение преобразуется 4-разрядным АЦП первой ступени, его выходной код записывается в регистр результата и, посредством 4-разрядного ЦАП, преобразуется в аналого­вый эквивалент.Вычитание этого эквивалента из входного напряжения создает напряжение ошибки преобразования, которое повторно преобразуется 4-разрядным АЦП второй ступени. Записывая данные повторного преобразования в младшие разряды регистра результата, получают 8-разрядный выходной код. При этом необходимое число компараторов снижается с 255 (2⁸ – 1) до 30 (2(2⁴ – 1)).

Используя рассмотренный принцип, можно построить многоступенчатые преобразователи. В общем случае, увеличение числа ступеней приводит к увеличению задержки получения конкретного (первого) результата за счет последовательной работы ступеней схемы. При этом всегда функционирует только АЦП одной ступени, а остальные простаивают. Если на входе каждого АЦП запоминать значение входного аналогового сигнала (поставить устройства выборки-хранения), то все АЦП смогут работать одновременно.

Так, в двухступенчатой схеме в АЦП первой ступени будут формироваться старшие разряды для текущего входного напряжения, а в АЦП второй ступени – младшие разряды для предыдущего значения. При этом темп получения выходной информации практически увеличится вдвое.

Данный принцип реализуют в конвейерных АЦП. Для первого и повторного преобразований в схеме рис. 10.9 б можно использовать один АЦП (рис. 10.9 в). Это приведет к еще большему упрощению устройства, но снизит скорость преобразования. При этом на каждом этапе преобразования необходимо изменять величину опорного напряжения в 2 ⁿ раз, где n – разрядность используемого АЦП.

Используя рассмотренный принцип, можно построить преобразователи, разрядность которых кратна разрядности внутреннего АЦП, т.е. n = 8, 12,...

10.3.4. АЦП последовательного приближения. Принцип работы АЦП последовательного приближения основан на сравнении входного напряжения с напряжением, полученным путем преобразования некоторого заданного двоичного кода в аналоговую величину. На рис. 10.10 а приведена общая структура АЦП с уравновешиванием разрядов, реализующая данный принцип.

Входное напряжение U _вх подается на инвертирующий вход компаратора DA. На его неинвертирующий вход поступает выходное напряжение ЦАП U _{вых.ЦАП}, пропорциональное выходному коду формирователя кода. Если для заданного кода U _вх > U _{вых.ЦАП}, то низкий уровень выходного напряжения компаратора изменяет код на выходе формирователя, и процесс повторяется до получения результата U _вх < U _{вых.ЦАП}.

Разработано несколько вариантов практической реализации данного метода. Например, в АЦП последовательного счета формирователь кода выполнен в виде счетчика, формирующего последовательность увеличивающихся двоичных кодов. Процесс преобразования завершается в момент U _вх < U _{вых.ЦАП}, когда напряжение с выхода компаратора останавливает счетчик, выходной код которого пропорционален входному напряжению. Такое устройство называют АЦП со счетчиком, время преобразования в нем переменно и увеличивается с увеличением измеряемого нап­ряжения.

В АЦП поразрядного уравновешивания формирователь кода первоначально формирует код, содержащий сигнал 1 только в старшем разряде (например, для 8-разрядного АЦП – 10000000). Далее, если U _вх > U _{вых.ЦАП}, то формируется код, содержащий сигналы 1 в двух старших разрядах (11000000). Если же U _вх < U _{вых.ЦАП}, то старший разряд обнуляется и на выходе формирователя задается код, содержащий сигнал 1 только во втором разряде (01000000). Процесс повторяется, пока последовательно не будет сформирован единичный сигнал во всех выходных разрядах.

На рис. 10.10 б приведены временные диаграммы, поясняющие данный процесс преобразования в 4-разрядном АЦП. Время преобразования АЦП с поразрядным уравновешиванием постоянно для любого входного напряжения и зависит только от количества разрядов выходного кода. АЦП данного типа точнее параллельных АЦП (число разрядов больше), но обладают меньшим быстродействием.

9.3.5. Сигма-дельта-АЦП. Функционирование сигма-дельта-АЦП базируется на принципах, реализуемых в интегрирующих и последовательно-параллельных АЦП, используя которые получают высокоточный результат преобразования сигнала.

Основными узлами АЦП являются: сумматор Σ и интегратор Δ. Отсюда название метода – сигма-дельта-АЦП (Σ-Δ-АЦП). Рассмотрим функционирование этого типа АЦП на примере блок-схемы Σ-Δ-АЦП первого порядка, показанной на рис. 10.11. В этой схеме к омпараторDA₂ выполняет функцию однобитного АЦП, а ключи К ₁ и K ₂ совместно с инвертором DD₅ – функцию однобитного ЦАП, формирующего на выходах два эталонных напряжения противоположной полярности + U ₀ и – U ₀.

Время преобразования определяется тактовой частотой f _т (частота передискретизации, Т _т = 1/ f _т – ее период) и модулем счета счетчика DD₃. Для получения результата необходимо знать число периодов, равное модулю счета M = 2 ⁿ счетчика DD₃.

На первом периоде Т _т напряжение U _ЦАП = 0 и выходное напряжение U _И на выходе интегратора DA₁ определяется только входным напряжением U _вх:

Далее, напряжение на входе интегратора DA₁ определяется разностью U _вх – U _ЦАП входного напряжения и выходного напряжения ЦАП, а результат его интегрирования добавляется к ранее полученному значению U _И, т.е. выходное напряжение интегратора на каждом такте преобразования определяется его предыдущим значением и выходным сигналом АЦП:

Вследствие действия цепи отрицательной обратной связи выходное напряжение U _И будет колебаться около нулевого значения. Предположим, что через m тактов частоты f _т, напряжение на выходе интегратора примет значение, определяемое вышеприведенным выражением. При этом на выходе компаратора сформировано p единичных и q нулевых сигналов, т.е. m = p + q. Тогда, полагая, что все напряжения постоянны и период Т _И = Т _т получим:

Используя полученное выражение, окончательно получим:

Таким образом, отношение числа единиц p, подсчитанных счетчиком DD₃, к длительности периодов m в полученной последовательности выходных импульсов триггера DD₂, однозначно определяет связь эталонного U ₀ и входного U _вх напряжений.Длительность цикла m можно определить, если принять, что m и p являются целыми числами. Так, например, при U _вх = 0,25 U ₀, m = 8 и p = 5, а при U _вх = 0,9 U ₀, m = 20 и p = 19.

Если модуль счета счетчика M много больше периода m, то погрешность, полученная из-за их некратности, не внесет значительную ошибку в измерение. Заметим, что если U _вх = 0, то число нулей и число единиц на выходе триггера DD₂ будут равны, и в счетчик запишется число импульсов, равное половине его модуля счета, т.е. p = M /2.

Если U _вх = – U ₀ то p = 0, а если U _вх = U ₀, то p = M. Поэтому на выходе счетчика формируется дополнительный код входного напряжения. Так, в 10-разрядном АЦП код 0000000000 будет соответствовать U _вх = – U ₀, код 1000000000 – напряжению U _вх = 0, а код 1111111111 – напряжению U _вх = (1023/1024) U ₀.