Классификация и физическая организация микросхем памяти, области их применения.

Память

Архитектура памяти.

Одним из важнейших устройств любого компьютера является память. В общем случае под памятью принято понимать функциональную часть компьютера, предназначенную для записи, хранения и выдачи информации, представленной в цифровом виде. Под это определение попадает как внутренняя память компьютера (оперативная память, кэш микропроцессора и.т.д.), так и внешние запоминающие устройства (накопители на жестких и гибких дисках, CD-ROM и.т.д.). В дальнейшем под термином память мы будет понимать только внутреннюю память компьютера.

Память организуется в виде двухмерной матрицы состоящей из ячеек, причем каждая из ячеек способна хранить один бит информации (0 или 1). Матрица имеет m строк и n столбцов, т.е. имеет m·n ячеек памяти. Фактически память представляет собой стопку таких матриц, что отображено на рисунке 1. Следует отметить, что слоистая организация памяти может носить как логический, так и физический характер. В случае физической организации двухмерные матрицы памяти располагаются в различных слоях микросхемы, а в случае логической в одном слое микросхемы или в разных микросхемах.

При одном обращении к строке и столбцу, таким образом, происходит считывание не одного байта, а всех байт находящихся друг под другом, т.е. одна ячейка памяти содержит столько байт, сколько слоев в матрице.

Рисунок 1. Архитектура памяти.

 

Для того, чтобы считать информацию из матрицы, необходимо указать номер строки и номер столбца, на пересечении которых находится ячейка, содержащая требуемую информацию. Каждая ячейка имеет уникальный адрес, значение которого при операции чтения (или записи) передается по шине адреса.

Адрес, передаваемый по шине адреса, поступает на дешифратор адреса, который является схемой, определяющей по адресу на адресной шине конкретные ячейки памяти, в которые следует посылать сигналы. Ячейка памяти задается номером строки и столбца в матрице памяти. Далее, после того как определен номер строки и столбца ячейки памяти происходит обращение к ней (выборка), для этого используются дешифраторы строки и столбца.

Функция дешифратора понятна из его названия. Дешифратор преобразует входной двоичный код в номер выходного сигнала (дешифрирует код). Количество выходных сигналов дешифратора равно количеству возможных состояний двоичного кода (входного кода), то есть 2ⁿ, где n — разрядность двоичного кода (рис 2 показывает условный пример, в котором на вход дешифратора заводятся три линии, а на выходе получаем 8 линий). Микросхемы дешифраторов обозначаются на схемах буквами DC (от английского Decoder). На выходе дешифратора всегда присутствует только один сигнал, причем номер этого сигнала (т.е. номер разряда, в котором устанавливается "1") однозначно определяется входным кодом.

 

Рисунок 2 Условно-графическое обозначение трехвходового дешифратора

На входы дешифраторов строки и столбца подаются соответствующие номера (строки и столбца) в соответствии с которыми происходит замыкание требуемых выходов дешифраторов, после чего содержимое ячейки поступает на шину данных, т.е. чтение данных по указанному адресу будет выполнено.

Поскольку память имеет слоистую архитектуру, то на пересечении строки и столбца оказывается «стопка» ячеек. Следствием является то, что за один раз адресуется не один бит, принадлежащий одному слою, а «стопка» бит (попадающих в столбик в разных слоях), как правило, 4,8,16 и т.д., количество «стопок» зависит от разрядности шины данных. В итоге требуется меньше элементов, занимающихся дешифрацией адреса, а так как каждый логический элемент вносит дополнительную задержку увеличивается быстродействие памяти (т.к. уменьшается количество логических элементов).

Ячейки матрицы могут быть реализованы на различных элементах, при этом от способа реализации ячейки, будут зависеть такие характеристики памяти, как время обращения, стоимость, энергонезависимость и.т.д.

Рис.3 Классификация памяти.

По способности сохранять информацию после отключения питания память можно разделить на два больших класса – постоянная и оперативная.

Постоянная память

Постоянная память хранит информацию, которая не должна изменяться во время выполнения процессором программы. Она сохраняет информацию при отключении питания, это свойство называется энергонезависимость (соответственно память данного класса иногда называют энергонезависимой). Запись информации в энергонезависимую память, называемая программированием или прошивкой, обычно существенно сложнее и требует больших затрат времени и энергии, чем считывание. Основным режимом работы такой памяти является считывание данных, что обуславливает их общее название ROM (Read Only Memory – память только для чтения) или ПЗУ (постоянное запоминающее устройство).

По способу программирования микросхем (записи в них) микросхемы этого типа можно разделить на:

- Непрограммируемые ПЗУ;

- ПЗУ, программируемые только с помощью специального устройства — программатора ПЗУ (как однократно, так и многократно прошиваемые). Использование программатора необходимо, в частности, для подачи нестандартных и довольно высоких напряжений (до +/- 27 В) на специальные выводы.

- Внутрисхемно (пере)программируемые ПЗУ — такие микросхемы имеют внутри генератор всех необходимых высоких напряжений, и могут быть перепрошиты без программатора, программным способом.

Теперь сделаем обзор всей иерархии постоянной памяти.

ROM — (Read-Only Memory, постоянное запоминающее устройство), масочное ПЗУ. Это самый простой вариант постоянной памяти, ее особенность заключается в том, что вся информация заносится на этапе изготовления кристалла. Название масочное связано с технологией его производства, которая заключается в напылении на кристалл маски –

Рисунок 4. Пример масочной ПЗУ.

матрицы состоящей из проводников и промежутков между ними. Наличие проводимости между парой проводников (соответствующих адресу) означает логическую единицу, отсутствие проводимости - логический ноль (рисунок 4). В процессе эксплуатации информацию в данной памяти изменять нельзя, поэтому микросхемы такой памяти используется для большой партии устройств с одинаковой прошивкой (например, различные контроллеры).

Достоинства масочной памяти:

- сравнительная простота процесса производства;

- высокое быстродействие (время доступа 30-70 нс);

- практически не чувствительна к магнитным полям;

- высокая надежность.

Недостатки масочной памяти:

- вся информация в микросхему закладывается в процессе производства, без возможности перепрошивки данной микросхемы.

PROM — (Programmable Read-Only Memory, программируемое ПЗУ (ППЗУ)) — ПЗУ, однократно «прошиваемое» пользователем – является более сложным вариантом ПЗУ. Эта микросхема имеет практически такую же структуру, что и масочное ПЗУ за одним исключением: с завода изготовителя все микросхемы выходят со всеми ячейками установленными в логическую единицу (все ячейки соответствуют наличию проводника). Информация в такую микросхему заносится разработчиком аппаратуры самостоятельно. Программирование осуществляется пережиганием перемычек в микросхеме высоким напряжением. Устройство для программирования микросхем ROM называется программатор. Надежность таких микросхем несколько ниже чем масочных ПЗУ, так как возможна ситуация когда проводимость на месте сожженного проводника со временем восстанавливается. Иногда микросхемы данной памяти используются для хранения кодов BIOS.

Достоинства памяти PROM:

- есть возможность разработчикам аппаратуры самостоятельно запрограммировать микросхему;

- высокое быстродействие (время доступа 30-70 нс);

- практически не чувствительны к магнитным полям;

Недостатки памяти PROM:

- возможна только однократная запись информации;

- возможно самопроизвольное восстановление проводимости пережженных проводников, что приводит к выходу из строя всей микросхемы.

EPROM — (Erasable Programmable Read-Only Memory, перепрограммируемое ПЗУ (ПППЗУ)) относится к типу постоянной памяти с возможностью перепрограммирования, т.е. является многократно программируемой или репрограммируемой памятью, которая позволяет многократно изменять информацию хранящуюся в микросхеме, стирая перед этим старую. Ячейка памяти РПЗУ представляет собой полевой транзистор с плавающим затвором (рисунок 5).

Рисунок 5. Полевой транзистор с плавающим затвором.

Особенностью такого транзистора является наличие в диэлектрике под управляющим затвором изолированной проводящей области. Такая изолированная область получила название плавающего затвора (ПЗ). Для программирования такого элемента памяти на управляющий затвор, сток и исток подается импульс положительной полярности. Возникает процесс лавинного размножения электронов, и часть их обладающих большой энергией инжектирует на плавающий затвор (этот эффект называется эффектом лавинной инжекции заряда). Так как ПЗ со всех сторон окружен диэлектриком, заряд после этого сохраняется на нем неопределенно долго. В режиме считывания на управляющий затвор подается также импульс напряжения, но только меньшего уровня. Таким образом, при подаче управляющего напряжения, в зависимости от наличия заряда на ПЗ, транзистор будет закрыт или открыт. Наличие заряда на плавающем затворе соответствует логической единице, отсутствие нулю. Время доступа для микросхем данного типа лежит в пределах 50-250 нс. В зависимости от способа стирания информации различают РПЗУ с ультрафиолетовым и электрическим стиранием.

В микросхемах с ультрафиолетовым стиранием (РПЗУ УФС или UV-EPROM – Ultra-Violet EPROM) добиваются удаления заряда с плавающего затвора путем воздействия на переход транзистора УФ излучением, которое обладает свойством выбивать электроны. Такие микросхемы имеют стеклянное окошко, через которое можно облучать кристалл УФ лучами. В процессе эксплуатации окошко заклеивается, предотвращая стирание под действием солнечного или люминесцентного света. Программаторы для таких микросхем должны содержать в комплекте ультрафиолетовую лампу.

Достоинства UV-EPROM:

- возможность многократно перезаписывать микросхему.

Недостатки UV-EPROM:

- при приобретении программатора нужно переплачивать еще и за ультрафиолетовую лампу;

- на стирание микросхемы уходит 5 минут и более, в зависимости от емкости микросхемы, расстояния до лампы и ее мощности;

- нет гарантии полного стирания микросхемы, поэтому «недотертые» микросхемы могут давать сбои;

- передержка при стирании уменьшает возможное число циклов перепрограммирования;

- возможно стирание только всей микросхемы полностью.

В микросхемах с электрическим стиранием (РПЗУ ЭС или EEPROM – Electric EPROM) стирание записанной информации производится импульсом положительного напряжения, приложенного уже только к управляющему. В микросхемах такого типа обычно предусматривается выборочная перезапись информации, т.е. стирается и перезаписывается информация не из всей микросхемы, как для метода с УФ стиранием, а только выбранный байт. Часто для микросхем такого типа предусматривается возможность программировать ее не вынимая из устройства. Разновидностью микросхем с электрическим стиранием является так называемая флэш-память (от слова flash - вспышка). В микросхемах флэш-памяти расстояние между плавающим затвором и подложкой уменьшено по сравнению с обычной РПЗУ ЭС, что позволило ускорить процесс перезаписывания информации. Микросхемы флэш-памяти обеспечивают быстрое чтение информации и приемлемую скорость записи. Кроме того, схема программатора встроена непосредственно в микросхему. Это позволяет менять данные, записанные в такой памяти во время выполнения программы, т.е. работать с ней также как оперативной памятью, при этом информация будет сохраняться и после выключения питания. Таким образом, флэш-память соединяет достоинства постоянной и оперативной памяти. Эти свойства позволяют использовать такую память во всевозможных переносных устройствах (цифровые камеры, MP3 плееры и.т.д.). В ЭВМ флэш-память используется для хранения BIOS системы и устройств.

Достоинства EEPROM:

- возможность многократно и выборочно перезаписать информацию (все современные микросхемы позволяют выборочную перезапись, хотя в случае довольно старых микросхем такой возможности может и не быть);

- сравнительно высокая скорость стирания и записи данных;

Недостатки EEPROM:

- стоимость единицы информационного объема достаточно высока;

- количество циклов перезаписи относительно оперативной памяти небольшое.

Оперативная память

Следующим большим классом памяти является оперативная память, котораяпредназначена для хранения переменной информации, так как предусматривает изменение своего содержимого в ходе выполнения процессором операций. Русское сокращение ОЗУ (Оперативное Запоминающие Устройство). Поскольку в оперативной памяти в любой момент времени доступ может осуществляться к произвольно выбранной ячейке, то этот вид памяти называется также памятью с произвольной выборкой, или RAM (Random Access Memory – память с произвольным доступом). Для построения запоминающих устройств типа RAM используют микросхемы статической и динамической памяти.

Статическое ОЗУ (Static RAM – статическая память со случайным доступом) состоит из большого количества триггеров. Триггером называют элемент на транзисторах, который может находиться в одном из двух устойчивых состояний (0 и 1), а по внешнему сигналу он способен менять состояние. Триггер – довольно сложное устройство, для его реализации необходимо разместить в кристалле четыре транзистора, еще одна пара транзисторов предназначена для ввода и вывода информации из ячейки. Как следует из названия, данная память способна хранить информацию в статическом режиме – то есть сколь угодно долго при отсутствии обращений (но при наличие питающего напряжения).

Микросхемы статической памяти обычно изготавливаются по КМОП (CMOS) технологии. Быстродействие статической памяти очень велико, так как триггер является практически безинерционным устройством.

В персональных компьютерах статическая память используется двумя способами. Высокая скорость статической памяти оказывается незаменимой при ее использовании в кэш-памяти, иногда называемой сверхоперативной памятью. Функционально кэш-память предназначена для согласования скорости работы сравнительно медленных устройств, таких, как основная динамическая память с относительно быстрым процессором. Кроме этого кэш-память находит применение между основной памятью и накопителями на сменных и несменных носителях. С помощью использования кэш-памяти найден компромисс между стоимостью и производительностью системы.

Второй способ использования статической памяти связан со свойством расходовать на поддержание ее состояния очень мало энергии. Память, используемая таким способом, называется по типу технологии CMOS памятью. В CMOS памяти хранится информация о изменяемых настройках BIOS. Для сохранения информации в такой памяти после выключения питания компьютера на материнской плате имеется батарейка (аккумулятор).

Достоинства SRAM:

- высокое быстродействие;

- в режиме хранения информации (поддержания состояния триггеров) расходуется очень мало энергии.

Недостатки SRAM:

- сложность устройства, что влечет за собой высокую стоимость памяти данного типа;

- в режимах чтения записи довольно высокое энергопотребление, а это значит, что она сильно греется в процессе работы.

Динамическое ОЗУ. При употреблении термина «память компьютера» обычно имеется в виду память выполненная на микросхемах динамического типа с произвольной выборкой (DRAM –Dynamic RAM). Отличие в принципе действия DRAM и SRAM существенное. Ячейки динамической памяти представляют собой не триггер, а системы ключей и конденсатор хранящий информацию в виде заряда. Наличие на конденсаторе заряда соответствует наличию логической единицы в соответствующей ячейке памяти. Конденсатор образуется специально повышенной в процессе изготовления входной или паразитной емкостью КМОП транзистора. Еще один транзистор нужен для обеспечения чтения и записи информации. Единственным способом выяснить, заряжен или разряжен конденсатор, является попытка разрядить его. Если конденсатор был действительно заряжен, то после разряда его надо, разумеется, снова перезарядить, т.е. за чтением должна следовать запись. При отсутствии обращения к ячейке конденсатор за счет токов утечки разряжается (так как конденсатор сформирован в полупроводниковом переходе, расположенном в толще кристалла кремния, появляются дополнительные сопротивления, через которые заряд стекает с конденсатора), поэтому такая память требует периодической перезарядки (обращения к каждой ячейке) – память может работать только в динамическом режиме. Процедура перезарядки получила название регенерации (refresh). Современные микросхемы имеют встроенные схемы регенерации. Операции разрядки зарядки занимают определенное время, которое снижает скорость работы динамической памяти.

Микросхемы динамической памяти размещаются на специальных платах или модулях памяти с контактными площадками, которые устанавливаются на материнскую плату в специально предназначенные разъемы.

Достоинства DRAM:

- сравнительная простота конструкции;

- низкая цена единицы информационной емкости;

Недостатки DRAM:

- более низкая производительность по сравнению с SRAM из-за необходимости регенерации.

Расплатой за низкую цену являются некоторые сложности в управлении динамической памятью, которые будут рассмотрены далее.

Классическая память DRAM.

Как отмечалось выше, в качестве оперативных ЗУ в настоящее время используются динамические ЗУ с произвольным доступом (DRAM). Такое положение обусловлено тем, что недостатки, связанные с необходимостью регенерации информации в таких ЗУ и относительно невысоким их быстродействием, с лихвой компенсируются другими показателями: малыми размерами элементов памяти и, следовательно, большим объемом микросхем этих ЗУ, а также низкой их стоимостью. Рассмотрим как функционирует классическая память DRAM.

Ячейки динамической памяти организованы в матрицу, состоящую из строк и столбцов по классической архитектуре любой памяти (см. выше). Полный адрес ячейки данных включает два компонента - адрес строки (row адрес) и адрес столбца (column адрес). Кроме того, из-за особенности функционирования структура DRAM включает блок регенерации и буфер ввода/вывода.

Структурная схема динамической памяти имеет следующий вид (см. рис. 6.).

Рисунок 6. Структурная схема динамической памяти.

Чтение из ячейки динамической памяти осуществляется за пять тактов системной шины:

1. Когда процессор или устройство, использующее канал DMA (канал прямого доступа) обращается к памяти для чтения информации, на входы микросхемы динамической памяти поступает сигнал вывода данных ОЕ (Output Enabled).

2. Из буфера и дешифратора адресов, который хранит полный адрес ячейки и определяет, какая часть адреса относится к строке и столбцу, подается адрес строки.

3. Одновременно или с небольшой задержкой времени подается сигнал RAS (Row Address Strobe – сигнал наличия адреса строки на шине адреса или строб строки, активным состоянием любого стробирующего сигнала является низкий уровень). Адрес ячейки поступает по адресным линиям на дешифратор, который преобразует поступивший набор нулей и единиц в номер строки. Это означает, что каждая шина столбца соединяется с ячейкой памяти выбранной строки. Информация считывается со всей строки запоминающих элементов одновременно и помешается в буфер ввода-вывода (см. рисунок 5).

4. С незначительной задержкой после сигнала RAS подается адрес столбца.

5. После этого подается сигнал CAS (Column Address Strobe – строб столбца). При этом из буфера ввода-вывода выбираются данные в требуемом столбце, которые поступают на выход динамической памяти.

Все вышесказанное можно представить в виде временной диаграммы (рисунок 7).

Рисунок 7. Временная диаграмма чтения из DRAM.

- Здесь:

- RAS – строб строки (см.выше);

- CAS – строб столбца (см. выше);

- ADR – данные на шине адреса, R – адрес строки, С – адрес столбца;

- DATA – информация на шине данных (считанная из ячеек);

- T_RAC (RAS Access Time) – задержка появления данных на выходе DATA по отношению к моменту спада сигнала RAS или время доступа, является основным параметром памяти (обычно является последним элементом обозначения микросхем (хххх-7 и хххх-70 означают время доступа 70 нс.), для современных микросхем характерно время доступа 40-100 нс.);

- T_RCD – минимальное время задержки между подачей сигналов RAS и CAS (RAS-to-CAS Delay);

- T_RAS и T_CAS – длительности (активного уровня) сигналов RAS и CAS.

Следует обратить внимание, что данные на выходе микросхемы будут удерживаться до того момента, пока сигнал CAS имеет активный низкий уровень.

При считывании информации из ячеек памяти происходит ее разрушение (т.е. разрядка емкостей), поэтому производится перезапись считанной информации: выходы регистра строки снова соединяются с общими шинами столбцов памяти, чтобы перезаписать считанную информацию из строки. Если ячейка имела заряд, то она снова будет заряжена еще до завершения цикла чтения. На ячейки, которые не имели заряда, напряжение не подается.

На каждую из вышеперечисленных операций уходит один такт системной шины. Таким образом, чтобы считать информацию из одной ячейки памяти необходимо пять тактов микропроцессора. Для получения информации из последующих ячеек в памяти DRAM аналогично требуется пять тактов, поэтому принято говорить о схеме доступа в пакетном режиме чтения 5-5-5-5-… (т.е. на доступ к четырем ячейкам памяти независимо от их расположения требуется 20 тактов системной шины). Пакетный режим (Burst Mode) предназначен для ускорения операций обмена между кэшем процессора и оперативной памятью. Использование кэша предполагает, что строка должна присутствовать в нем целиком. Пакетная передача данных предполагает, что в начале цикла выдается адрес первой ячейки, а адрес последующих ячеек вычисляется по заранее известным правилам. Например, длина строки кэша процессора 486 имеет длину 128 бит, поэтому для обмена требуется четыре 32 разрядных шинных цикла. Соответственно пакет представляет собой четыре такта 32х разрядной шины данных микропроцессора 486 (для данного примера).

В том случае, если выполняется запись в память, то подается строб записи WE (Write Enable) и информация поступает на соответствующую шину столбца не из буфера, а с входа памяти в соответствии с адресом столбца. Таким образом, прохождение данных при записи задается комбинацией сигналов, определяющих адрес столбца и строки, а также сигналом разрешения записи данных в память.

Память FPM.

FPM (Fast Page Mode) –память с быстрым страничным доступом, явилась дальнейшим развитием технологии DRAM. В памяти FPM применен так называемый страничный режим чтения, при котором изменяя только адрес столбца возможен доступ к произвольным ячейкам в буфере до тех пор, пока не поступит новое обращение к строке или не наступит время регенерации. Понятие «страница» относится к строке (row), а состояние с низким уровнем сигнала RAS называется «открытой страницей». Кроме того, в технологии этой памяти используется пакетный режим, при котором DRAM может обеспечить выдачу четырех последовательных ячеек (D1-D4) для каждого сигнала RAS. Временная диаграмма для чтения памяти FPM приведена на рисунке 8.

Рисунок 8. Временная диаграмма чтения для памяти FPM.

Как видно из рисунка, первый цикл чтения выполняется также как в классической DRAM. Второй и последующие циклы чтения оказываются короче первого из-за отсутствия фазы подачи адреса строки. Соотношение длительностей первого и последующих циклов 5:3, откуда и обозначение 5-3-3-3-.., используемое как характеристика памяти и указывающая, что первый из циклов занимает по времени 5 тактов системной шины, а последующие – по 3 такта.

Память EDO DRAM.

Следующей модификацией памяти, направленной на повышение производительности при том же быстродействии запоминающих элементов, явилась память EDO DRAM (Extended Data Out – растянутый вывод данных). Длительность импульса CAS определяется не только временем извлечения данных из памяти, но и временем удержания их на выходе микросхемы памяти. Последнее необходимо для фиксации прочитанных данных контроллером памяти, так как данные присутствуют на выходе только до подъема сигнала CAS. Эта особенность была использована при разработке памяти EDO. В микросхеме EDO памяти на выходе был установлен буфер-защелка, фиксирующий данные после их извлечения из матрицы памяти при подъеме сигнала CAS и удерживающий их на выходе до следующего его спада. Считывание выходных данных может производиться до спада следующего импульса CAS. Это позволило сократить длительность сигнала CAS, доведя пакетный цикл чтения до 5-2-2-2, этот режим иногда называют гиперстраничным (Hyper Page Mode). Такое усовершенствование позволило повысить производительность на 40% в страничном режиме по сравнению с FPM памятью. Все вышесказанное можно проиллюстрировать временной диаграммой для чтения из памяти EDO (рисунок 9).

Рисунок 9. Временная диаграмма чтения из памяти EDO.

 

Память SDRAM.

Память SDRAM (Synchronous DRAM) - синхронная DRAM. Основным нововведением является сигнал CLK (CLOCK – сигнал синхронизации системной шины), по переднему фронту которого производятся все переключения в микросхеме. Схема чтения у SDRAM оптимизирована для пакетного чтения и описывается формулой 5-1-1-1. Каждая микросхема внутренне может быть организована как набор из 4 банков с собственными независимыми линиями RAS. Для выбора банка добавлены сигналы выбора банка. Передача данных в памяти SDRAM осуществляется по одну сторону синхроимпульса (рисунок 12 а)).

Рисунок 12. Передача данных в памяти SDRAM.

Здесь

CLK – тактовый сигнал системной шины на материнской плате;

DATA – данные на шине данных.

Память DDR SDRAM

Дальнейшим развитием памяти SDRAM стала память DDR SDRAM (Dual Data Rate — удвоенная скорость передачи данных) основана на тех же самых принципах, что и SDRAM, однако включает некоторые усовершенствования, позволяющие увеличить быстродействие. В микросхемах DDR SDRAM передача данных осуществляется по обе стороны синхронизирующих импульсов, что увеличивает теоретическую производительность, по сравнению с обычной SDRAM памятью, в два раза при той же частоте (рисунок 12 б)).

Следует отметить, что с двойной скоростью передаются только данные, при этом следует учитывать, что время на регенерацию памяти при этом в два раза не сокращается.

Если для FPM и EDO памяти указывается время чтения первой ячейки в цепочке (время доступа), то для SDRAM указывается время считывания последующих ячеек. Цепочка — несколько последовательных ячеек. На считывание первой ячейки уходит довольно много времени (60-70 нс) независимо от типа памяти, а вот время чтения последующих сильно зависит от типа. Рабочие частоты этого типа памяти могли равняться 66 МГц, 100 МГц или 133 МГц, время полного доступа — 40 нс и 30 нс, а время рабочего цикла — 10 нс и 7,5 нс.

DDR2 SDRAM

Конструктивно новый тип оперативной памяти DDR2 SDRAM был выпущен в 2004 году. Основываясь на технологии DDR SDRAM, этот тип памяти за счёт технических изменений показывает более высокое быстродействие и предназначен для использования на современных компьютерах. Память может работать с тактовой частотой шины 200, 266, 333, 337, 400, 533, 575 и 600 МГц. При этом эффективная частота передачи данных соответственно будет 400, 533, 667, 675, 800, 1066, 1150 и 1200 МГц.

DDR3 SDRAM

Этот тип памяти основан на технологиях DDR2 SDRAM с увеличенной еще вдвое частотой передачи данных по шине памяти. отличается пониженным энергопотреблением по сравнению с предшественниками. Частота полосы пропускания лежит в пределах от 800 до 2400 МГц, что обеспечивает большую пропускную способность по сравнению со всеми предшественниками.

Память Direct Rambus DRAM.

В рассмотренных выше типах синхронной памяти увеличение пиковой пропускной способности достигалось за счет незначительного увеличения тактовой частоты. При этом ширина шины данных, равная 64 бит, оставалась неизменной. Технологически повысить пропускную способность памяти за счет одновременного увеличения и частоты, и ширины шины данных в настоящее время не представляется возможным. Более того, при значительном увеличении тактовой частоты приходится жертвовать шириной шины данных.

В данный момент тактовая частота работы памяти в стандарте Direct Rambus DRAM составляет 400 и 533 МГц, причем обращение к памяти происходит по положительному и отрицательному фронту тактовых импульсов (как и в DDR-памяти), поэтому эффективная частота составляет 800 и 1066 МГц соответственно. Столь высокая частота достигается за счет уменьшения ширины шины данных. Дело в том, что с увеличением разрядности шины возникает проблема подавления помех синхронизации. Чем больше ширина шины, а следовательно, и количество проводников, тем большее число сигналов будет переключаться одновременно, а значит, будет генерироваться больше высокочастотных шумов, так что их общий уровень может стать абсолютно неприемлемым. Поэтому в стандарте Direct Rambus DRAM ширина шины данных составляет всего 16 бит, или 2 байт.

Другой характерной особенностью DRDRAM-памяти является многобанковая архитектура c чередованием. В DRDRAM-памяти каждая микросхема разделена на 16 независимых банков (или даже на 32), причем операции со строками могут проводиться для четырех банков одновременно. Многобанковая архитектура позволяет проводить операции чтения и записи практически непрерывно, так как они выполняются с разными банками памяти.

Структура подсистемы памяти имеет следующий вид (Рис. 13):

Рисунок 13. Структура подсистемы памяти Direct Rambus DRAM.

Подсистема памяти RDRAM включает в себя контроллер, микросхемы памяти, канал Rambus.

Микросхемы памяти DRDRAM - составляют часть подсистемы Rambus, запоминающую данные. В канале может быть установлено до 32 микросхем, и все они соединены параллельно. Разрядность ОЗУ DRDRAM (128 бит) не зависит от числа установленных микросхем, а число банков, доступных контроллеру, и объем памяти суммируется по всем микросхемам канала. При этом в канале могут присутствовать микросхемы разной емкости в любых сочетаниях.

Канал Rambus - создает электрические соединения между контроллером и микросхемами памяти. Данные передаются по двухбайтной шине данных, которая включает два канала данных разрядностью по 8 бит.

Рисунок 14. Внешний вид модуля памяти SIMM 72 pin

Модули типа DIMM (Dual In-line Memory Module) наиболее распространены в виде 168-контактных модулей, устанавливаемых в разъём вертикально и фиксируемых защёлками. Память типа DDR SDRAM выпускается в виде 184-контактных DIMM-модулей (см. рис. 15), а для памяти типа DDR2 SDRAM выпускаются 240-контактные модули.

Рисунок 15 Внешний вид DIMM памяти DDR SDRAM

Модули SO-DIMM. Для портативных и компактных устройств (материнских плат форм-фактора Mini-ITX, лаптопов, ноутбуков, таблетов и т.п.) а также принтеров, сетевой и телекомуникационной техники и др. широко применяются конструктивно уменьшенные модули DRAM (как SDRAM так и DDR SDRAM) — SO-DIMM (Small outline DIMM) — аналоги модулей DIMM в компактном исполнении для экономии места.

Модули RIMM (Rambus In-line Memory Module) менее распространены, в таких модулях выпускается память типа Direct RDRAM. Они представлены 168/184-контактными прямоугольными платами (см. рис. 16). Микросхемы памяти в таких модулях обычно закрыты плоским радиатором для лучшего отвода тепла.

Рисунок 16 Внешний вид 184-контактного модуля DRDRA

В отличие от модулей DIMM, у которых объем памяти кратен степени числа 2, модули RIMM могут иметь более плавный ряд объемов — в канал RDRAM память можно добавлять хоть по одной микросхеме. В пустые слоты необходимо устанавливать Continuity module, который представляет собой модуль RIMM, но без микросхем памяти, и нужен он для того, чтобы замыкать цепь канала Rambus. Если используются не все слоты, то память выгоднее ставить ближе к контроллеру — она будет работать быстрее.

 

Область верхней памяти (HMA)

Логический адрес должен находиться в следующих пределах:

0000h:0000h <= [логический адрес] <= FFFFh:000Fh

Здесь есть одна тонкость. Логический адрес FFFFh:000Fh соответствует максимально возможному физическому адресу FFFFFh. Но используя 16-разрядные регистры процессора можно задать и большее значение для логического адреса, например, FFFFh:0010h. Что произойдёт в этом случае?

Покажем как производиться сложение:

 

+		F	F	F	F

 

 

Если в компьютере установлены процессоры i8086 или i8088, произойдёт переполнение адреса, которое будет проигнорировано процессором. В результате 21-й бит теряется и, например, логический адрес FFFF:0010h указывает туда же, куда и адрес 0000:0000h, то есть на физический адрес 00000h.

Если же используются процессоры i80286 или старше, физическая шина адреса шире 20 бит. При работе в реальном режиме используются младшие 20 адресных линий - от A0 до A19, остальные адресные линии аппаратура компьютера блокирует.

Однако есть возможность снять блокировку с адресной линии A20. При этом в реальном режиме переполнения не происходит и появляется ещё одна «льготная» область памяти, лежащая выше границы первого мегабайта. Этот сегмент называется областью верхней или старшей па