Приведем полученные выражения ФАЛ к базису элементов И-НЕ и ИЛИ-НЕ. При этом допустимое число входов элементов должно равняться 2, 3 или 4.

Рис. 3.5. Логическая схема спроектированного автомата с памятью

2.3.9. На схеме (см. рис. 3.5), синтезированной по полученным ФАЛ, обозначено:

· VCC – источник постоянного напряжения 5 В;

· Е1 – источник прямоугольных импульсов: период Т = 2 мкс, t _имп = 1 мкс;

· NOR – логический элемент ИЛИ-НЕ (стрелка Пирса);

· NAND – логический элемент И-НЕ (штрих Шеффера);

· 7473 N – JK -триггер;

· XLA 1 – логический анализатор бинарного слова (кода).

2.3.10. Построим временные диаграммы, поясняющие работу спроектированного устройства, с помощью XLA 1 – логический анализатор бинарного слова (кода). Для этого на входы триггеров от источника Е1 (см. рис. 3.5 и рис. 3.6 вверху) подается последовательность импульсов синхронизации С, а на выходах триггеров подсистемы памяти формируются все состояния S. В качестве примера на выходах триггеров задано исходное состояние автомата S = 000. Для этого случая на выходе комбинационной подсистемы формируются следующие сигналы: J 2 = 0, K 2 = 1, J 1 = 0, K 1 = 1, J 0 = 1, K 0 = 0, Z = 00110001. Полученные сигналы подтверждают исходное задание, так как на выходе получено число 31, а следующим состоянием будет S = 001.

На рис. 3.6. приведены полученные таким образом временные диаграммы работы логической схемы спроектированного автомата.

                       Рис. 3.6. Временные диаграммы, поясняющие работу устройства

2.3.11. Выводы по заданию 2.3 должны содержать основные положения, полученные в результате выполнения задания, и конкретные, в том числе числовые, данные.

Пример выводов по заданию 2.3-? (? – вариант задания)

1. Согласно заданию 2.3-? определено необходимое число состояний (7), объем памяти (три триггера) цифрового автомата и преобразована заданная последовательность выходных чисел к виду двоично-десятичного кода.

2. Определена разрядность (8 разрядов) выходного кода устройства, построен граф переходов цифрового автомата и выбран тип триггера (JK -триггер).

3. Составлена расширенная таблица переходов, описывающая поведение комбинационной подсистемы цифрового автомата.

4. Проведена минимизация компонентов ФАЛ логической схемы ПЛУ с приведением их к стандартному базисным элементам И-НЕ (штрих Шеффера) и ИЛИ-НЕ (стрелка Пирса).

5. Составлена логическая схема последовательностного устройства (цифрового автомата)  в программной среде Multisim с построением в ней временных диаграмм выходных кодов, свидетельствующих, что функционирование разработанной схе­мы соответствует исходному заданию: на выходе действительно формируются заданная последовательность чисел в виде двоичных кодов.

 

Литература

 1. Марченко А.Л., Опадчий Ю.Ф. Электротехника и электроника. В 2-х т. Т.2. Электроника. Учебник. – М.: ИНФРА-М, 2019. – 391 с

Марченко А.Л. Яндекс-диск. Электроника. Варианты и МУ к выполнению КР2. Анализ и синтез типовых электронных устройств. Интернет, QR -код. 52с.

Проф. Марченко А.Л.