По направлению счета различают суммирующие (операция инкремент), вычитающие (операция декремент) и реверсивные счетчики, у которых направление счета определяется внешним сигналом.

Поорганизации межразрядных связей различают счет­чики с последовательным (триггеры разрядных схем переключаются один за другим), параллельным (все триггеры разрядных схем переключаются одновременно) и с комбинированным (с последовательно-параллельным) переносом.

Счётчики входят в состав разнообразных цифровых устройств: электронных часов, делителей частоты, распределителей импульсов, вычислительных и управляющих устройств. Выпускаемые промышленностью интегральные счётчики представляют собой схемы средней интеграции (например, микросхемы серий К155, К176 и др.); среди них многоразрядные бинарные счётчики на сложение и реверсивные счётчики с установочными входами R и S для всех разрядов, с разными коэффициентами пересчёта.

Структура этих устройств состоит из нескольких однотипных разрядных схем, каждая из которых повторяет схему ПЛУ, приведенную на рис. 9.1.

9.4.2. С четчикис непосредственными связями. Условное изображение трехразрядного счётчика на сложение показано на рис. 9.8 а, на котором символом R обозначен вход общего сброса, символами Q ₀, Q ₁ и Q ₂ – выходы счетчика, CR – выход переноса. Суммирующий вход счётчика обозначают +1 (вычитающий –1). Это счетные входы. У синхронных счётчиков эти входы помечены специальными символа­ми: или , указывающими полярность перепада входного сигнала (0/1 – по фронту или 1/0 – по срезу), при которой происходит переключение триггеров счётчика.

Полное представление о состояниях счётчика (рис. 9.8 б) в зависимости от числа поданных на вход импульсов даёт переключательная таблица (табл. 9.4) и временные диаграммы (рис. 9.8 в), где изображены последовательность входных импульсов (на входе +1), а также состояния триггеров – первого (Т ₀), второго (Т ₁) и третьего (Т ₂). Фронты импульсов на диаграммах показаны идеальными: потенциал, соответствующий логическому 0, считается равным нулю, переключающие перепады для наглядности отмечены крестиками.

Рассмотрим воздействие на счётчик, к примеру, шестого (обозначенного на диаграмме цифрой 5) импульса. По его спаду триггер Т ₀ устанавливается в 0, перепад 1/0 на его выходе Q ₀ переключает в 1 триггер Т ₁, а триггер Т ₂ остается в прежнем (в единичном) состоянии, так как перепад 0/1 на выходе Q ₁ не является для него переключающим. В счётчике устанавливается число 110₂ = 6₁₀. Аналогично можно рассмотреть действие последующих входных импульсов.

Из диаграммы видно, что частота импульсов на выходе каждого триггера вдвое меньше частоты импульсов на его входе. В момент, предшествующий переключению очередного разряда, все предыдущие разряды счётчика находятся в состоянии 1. Восьмой импульс для трехразрядного счётчика (см. табл. 9.4) является импульсом переполнения: им все триггеры устанавливаются в 0 (счётчик " обнуляется "), и сигнал 1 переносится в старший разряд.

Нетрудно заметить, что для получения последовательности увеличивающихся кодов, выходной сигнал триггера, формирующий сигнал Q ₀, должен переключаться входной последовательностью импульсов, триггер, формирующий сигнал Q ₁, должен управляться сигналом Q ₀ и реагировать на его срез. По аналогии, триггер, формирующий сигнал Q ₂, должен переключаться срезом импульса Q ₁.

Если в схеме (см. рис. 9.8 б) использовать триггеры с прямым динамическим входом, то на выходе получим последовательность убывающих двоичных кодов, т.е. счетчик будет вычитающим.

Такого же эффекта можно добиться, если для синхронизации триггеров старших разрядов использовать инверсные выходы триггеров (рис. 9.9), в которые по входам S ₀, S ₁ и S ₂ в разряды счётчика заносят двоичное число, из которого нужно вычесть число, представляемое количеством входных импульсов.

Пусть, например, в счётчик занесено число 5₁₀ = 101₂. Первым входным импульсом триггер Т ₀ переключится из 1 в 0 (по основному выходу); при этом на инверсном выходе Q̅ возникает перепад 0/1, которым триггер Т ₁ переключиться не может; в счётчике останется число 100₂= 4₁₀. Второй входной импульс устанавливает триггер Т ₀ в состояние 1, на выходе Q̅ появляется перепад 1/0, который переключает Т ₁ в состояние 1, а формирующийся при этом на Q̅ ₁ перепад 1/0 переключает Т ₂ в состояние 0. В счетчике остается число 011₂ = 3₁₀. Аналогично можно рассмотреть действие последующих входных импульсов.

В счётчике с непосредственной связью переключение триггеров, вызванное срезом входного сигнала, происходит один за другим, т.е. последовательно, и задержка распространения п -разрядного счётчика, оцениваемая задержкой самого худшего случая: сменой всех 1 на 0, в п раз больше задержки одного Т -триггера. Если разрядов много, то большая задержка может оказаться серьёзным недостатком такого счётчика. Из-за невозможности выполнить смену состояния всего счётчика в единый момент времени, счётчики с непосредственной связью бывают только асинхронными, т.е. сигналом, переключающим их, является сам входной сигнал.

Итак, недостатком рассмотренного счетчика является малое быстродействие и появление, в момент переключения, на выходе ошибочных кодов, что обусловлено неодновременным переключением триггеров его структуры. Избавиться от этого недостатка можно, отказавшись от применения асинхронных триггеров в пользу синхронных.

Т ак как изменение сигнала Q ₁ происходит только при единичном значении сигнала Q ₀, изменение сигнала Q ₂ происходит при выполнении условия Q ₁ Q ₀ = 1 и т.д., то в синхронном счетчике нужно включить в схемы межразрядных связей логические устройства, которые обеспечат при импульсе синхронизации С одновременные переключения только заданных триггеров, например, триггер Q_i счетчика переключится при Q_{i -1}... Q ₀ = 1, а триггер Q_i+1 не переключится, так как сигнал на его входе Q_i... Q ₀ = 0.

8.4.3.Суммирующий синхронный счетчик. В этом счётчике переключающиеся раз­ряды переходят в новое состояние одновременно (синхронно). Для того чтобы на входы всех разрядов каждый счётный импульс поступал одновременно, а переключение разрядов происходило в нужной последовательности, в схему добавляют логические цепи, которые обеспечивают переключение одних разрядов, а другие удерживают от переключения.

В схеме (рис. 9.10) четырехразрядного синхронного счётчика на JK -триггерах счётные импульсы поступают одновременно с входа Т на тактовые входы С всех триггеров. Информационные входы J и К каждого триггера объединены. Триггер Т ₁ переключается каждым счётным импульсом, так как на его входы J и К постоянно подаётся 1.

Остальные триггеры переключаются счётными импульсами при следующих условиях:

Т 2 – при Q ₁ = 1; Т ₃ – при Q ₁ = 1 и Q ₂ = 1; Т ₄ – при Q ₁ = 1, Q ₂ = 1 и Q ₃ = 1.

В схеме (см. рис. 9.10) использованы конъюнкторы И₁, И₂ и И₃. На информационный вход каждого из триггеров Т ₁, Т ₂ и Т ₃ подаётся конъюнкция сигналов с основных выходов предыдущих триггеров.