Делители частоты на основе счетчиков

Делитель частоты с фиксированным коэффициентом деления. При использовании цифровых счётчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счётчик с недвоичным коэффициентом счёта.

Построить недвоичный счётчик можно из двоичного за счёт выбрасывания избыточных выходных состояний. Это может быть осуществлено при помощи метода, который называют методом автосброса. Для этого при помощи дешифратора, подключенного к выходам счетчика,  при выходном коде, соответствующем заданному коэффициенту счёта, формируется сигнал сброса, который с выхода дешифратора по цепи обратной связи поступает на счетчик и обнуляет его. Рассмотрим пример реализации делителя с К_д = 3  на трехразрядном двоичном счетчике (рис. 7.25).

Рис. 7.25

Элемент И служит дешифратором состояния «3». Как только состояние на выходе счетчика станет равно 3 (Q1 = Q2 = «1»), с некоторой задержкой на выходе элемента И появится «1», которая по цепи обратной связи поступит   на вход R, сбрасывая счетчик в состояние «0». Как только счетчик будет сброшен (установится состояние Q1 = Q2 = Q3 = 0), на выходе через элемента И с некоторой задержкой установится R = «0». Время задержки t определяется задержкой в используемых микросхемах.

По временной диаграмме видно, что частота сигнала на выходе Q2 и на выходе элемента И равна  f/3.

Делитель с устанавливаемым коэффициентом деления (с предварительной установкой). У такого делителя можно менять коэффициент деления в широких пределах, не изменяя каждый раз схемы. Выполняется он на счетчике, имеющем входы предварительной записи (рис. 7.26). На входе счетчика имеется параллельный регистр, в который можно записывать любой код. Такой счётчик кроме обычных входов имеет n входов  Di начального кода для параллельной загрузки, на которые подаётся код предварительной установки. Кроме них имеется вход синхросигнала параллельной загрузки C. Такой счётчика можно предварительно установить не только в нулевое состояние по входу R, а в любое заданное состояние. 

При С = «0» счетчик находится в состоянии предварительной установки и 4-разрядный код на входах D записывается в счетчик и проходит на выход независимо от состояния входов +1, -1. Счет в этом случае невозможен. При С = «1», R = «1» счетчик сбрасывается. Счет возможен только в случае C = «1», R = «0». При этом разрешением счета по входу «+1» является наличие «1» на входе «-1» и наоборот.

Рис. 7.26

На рис. 26 счетчик (К_д = 5) работает на вычитание, на входы D предварительной установки счетчика поступает код N = К_д–1 (в данном случае N =  4 = 0100₂). Сигнал с выхода BR подается на вход записи С. Таким образом, как только счетчик достигает состояния «15», сигнал появляющийся на выходе BR, поступая на вход С, устанавливает счетчик в состояние «4». На выходах Q4 и BR формируется сигнал с частотой f/5.

Аналогично можно организовать делитель с коэффициентом K_д, подавая входные импульсы на вход суммирования «+1» и связывая с входом С выход переноса CR. При этом на входы предварительной установки должен поступать код N = C–K_д, где С – емкость счетчика.

Регистры

Регистры – это устройства, предназначенные для хранения и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел. Различают параллельные регистры (регистры памяти), последовательные регистры (регистры сдвига), параллельно-последовательные регистры, преобразующие код из параллельного в последовательный и наоборот (например, ввод в параллельном коде, вывод – в последовательном).

В регистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига – за n тактов, где n – разрядность регистра. В регистрах памяти могут использоваться триггеры как со статическим, так и с динамическим управлением. На рис. 7.27 приведена схема 8-разрядного регистра памяти с общим входом управления записью информацией и УГО этого регистра. Высокий уровень на входе C разрешает передачу  информации с входов данных  на выходы  (Qi = Di), а низкий уровень на входе C защелкивает данные.

Рис. 7.27

Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел и т.д. Сдвиговые регистры обычно реализуются на динамических D-триггерах. В регистре с последовательным вводом производится последовательный сдвиг поступающей на вход информации на один разряд вправо в каждом такте синхросигналов (рис. 7.28).

Рис. 7.28

После поступления m синхроимпульсов весь регистр оказывается заполненным разрядами числа D, и первый разряд числа (D₀) появляется на выходе Q₀ регистра. В течение последующих m синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным.

Для построения реверсивного сдвигового регистра необходимо между его триггерами включать устройства управления направлением сдвига (мультиплексоры), аналогично реверсивному счетчику. Эти устройства в зависимости от направления сдвига должны подключать входы каждого триггера регистра к выходам предыдущего или к выходам последующего триггеров.

Универсальный сдвиговый регистр с последовательно-параллельным вводом и параллельным выводом информации имеет следующие входы и выходы (рис. 7.29):

· входы параллельной записи Di,

· общий вход разрешения записи L,

· тактовый вход С,

· общий асинхронный вход сброса ~R всех триггеров,

· выходы параллельного кода Qi,

· выход последовательного кода Q7.

Рис. 7.29

Регистр сдвига с параллельной загрузкой кода это основной узел всех последовательных интерфейсов. Работа такого интерфейса заключается в преобразовании параллельного кода в последовательный, передаче этого кода по однопроводной линии связи и обратном преобразовании последовательного кода в параллельный.