Логический или вентильный уровень

Обеспечивает создание RTL-модели на одном из языков описания аппаратуры HDL; логическая верификация RTL-модели посредством моделирования; физическая верификация посредством прототипирования на FPGA; синтез в базисе вентильных схем и автоматическая тестовых структур; логическая и формальная верификация списка цепей (netlists); генерация фабричных тестов для контроля годности СБИС

Топологический уровень

Для каждого из уровней реализуется идея горизонтального или спиралевидного маршрута, когда каждый этап проектирования заканчивается верификацией с использованием описаний на разных уровнях абстракции.

· Системное проектирование

В начале проектирования в соответствии с требованиями ТЗ создаётся первая, очень обобщённая, модель системы. С помощью этой модели можно проанализировать работоспособность выбранного математического алгоритма.

Инструменты: SystemStudio. Затем создаются модели макроархитектуры с целью исследования различных вариантов СнК. Описание модели можно выполнить на языке SystemC. Разработку и верификацию системных моделей существенно упрощают и ускоряют развитые библиотеки системного уровня. После верификации модели уровня транзакций создаётся «золотая» модель СнК. Это та же модель уровня транзакций, но согласованная с заказчиком и документированная как ТЗ.

Документация оформляется в HTML-формате.

· Логическое проектирование

На основе «золотой» модели синтезируется RTL-модель на одном из HDL-языков.

Инструменты: текстовый редактор, DesignWare, LEDAHDL-Checker.

Вся работа ведётся как вручную в текстовом редакторе, с использованием библиотеки СФ-блоков DesignWare для создания синтезируемых кодов так и полуавтоматизированно посредством генерации моделей из SystemC моделей и в LEDA для контроля стиля HDL-кодирования. В результате, САПР Synopsys обеспечивает сквозной маршрут проектирования от системного уровня к уровню проектирования СБИС. Затем следует логическая верификация.

Инструменты: VCSMX.

Затем с помощью DesignCompilerFPGA создаётся FPGA-прототип схемы. Основная идея – прототип создаётся из RTL-описания СБИС. При этом поддерживается как обычный процесс компиляции сверху вниз, так и реальный синтез снизу – вверх.

Инструменты: DCFPGA.

За уровнемRTL, как известно, следует вентильный уровень. Проектирование на этом уровне требует применения продукта DesignCompiler.

DesignCompiler обеспечивает синтез логической схемы в базисе производителя микросхем. Для работы на субмикронных уровнях используется PhysicalCompiler, работающий с библиотеками топологического уровня.

Инструменты: DC, PhC.

Затем выполняется верификация списка цепей.

Инструменты: VCMX, Formality, PrimeTime.

VCMX используется для логической и функциональной верификации,

Formality для статической формальной верификации, PrimeTime для временного статического анализа.

· Топологическое проектирование

При размещении и трассировке учитывается влияние взаимных помех между проводниками и фрагментами схемы.

Инструменты: Astro, Star RCXT, DRC, ERC, LVS

Astro позволяет синтезировать топологию в формате GDSII, StarRCXT– экстрагировать RC-параметры, DRC– проверить соблюдение правил проектирования, ERC– проверить правильность электрических соединений, LVS– восстановить из топологии список цепей и сравнить его с исходным.

Литература

1.Казённов Г.Г. Основы проектирования интегральных схем и систем. – М., БИНОМ, Лаборатория знаний, 2010, 295 с.

2. В. Немудров, Г. Мартин Системы на кристалле. Проектирование и развитиеМ.,Техносфера, 2004, 216 с.

3. Глебов А.Л., Кононов Н.А., Миндеева А.А. Методы математического моделирования в САПР СБИС М., МИЭТ, 2013, 103 с.

 

 

Оглавление

Предисловие.................................................................................................................... 3

Лекция 1. Интегральные схемы.. 6

1.1. Классификация интегральных схем.. 7

1.1.1. Матрицы стандартных ячеек. 8

1.1.2. Аналоговые матрицы (АМ). 9

1.2. Классификация параметров интегральных схем.. 10

Лекция 2. Принципы проектирования. 11

2.1. Классификация методов проектирования. 12

2.2. Особенности проектирования ИС.. 14

Лекция 3. Этапы проектирования ИС.. 16

3.1. Разработка спецификации. 17

3.2. Проектные процедуры процесса проектирования. 17

Лекция 4. САПР.. 22

4.1. Методология разработки. 24

4.2. О подготовке кадров. 25

4.3. Классификация САПР. 25

4.3.1. По назначению систем.. 25

4.3.2. По способу организации информационных потоков. 25

4.3.3. По специализации программных средств. 26

4.3.4. По способу организации внутренней структуры САПР.. 26

4.3.5. По возможности функционального расширения системы пользователем 27

4.3.6. По используемым средствам вычислительной техники. 28

4.3.7. По способу объединения технических средств. 28

4.3.8. По способу организации диалога системы с пользователем.. 28

Лекция 5. Архитектура САПР.. 28

Лекция 6. Маршруты проектирования БИС.. 31

6.1. Автоматизация проектирования полузаказных БИС.. 31

6.2. Автоматизация проектирования заказных БИС.. 32

Лекция 7. Компонентное проектирование. 33

Лекция 8. Классификация цифровых схем.. 57

8.1. Функциональные модели. 60

8.1.1. Модели комбинационных схем.. 60

8.1.2. Модели последовательностных схем.. 61

Лекция 9. Основные виды схемотехнического анализа ИС.. 37

9.1. Построение математической модели БИС.. 38

9.2. Методы формирования математических моделей ИС.. 40

9.2.1. Пример формирования ММС МУП.. 44

9.3. Специфика математических моделей БИС.. 46

9.4. Основы динамического анализа электронных схем.. 47

9.4.1. Явный метод Эйлера. 50

9.4.2. Неявный метод Эйлера. 50

9.4.3. Оценка локальной методической погрешности ЯМЭ и НЯМЭ.. 51

9.5. Итерационные методы решения систем нелинейных алгебраических уравнений 52

9.6. Методы решения систем линейных уравнений (СЛАУ). 55

9.6.1. Итерационные методы.. 55

9.6.2. Метод простых итераций. 55

9.6.3. Метод Гаусса-Зейделя (метод последовательных замещений). 56

Лекция 10. Логическое проектирование. 57

10.1. Общие принципы логического моделирования. 66

10.2. Модели сигналов. 67

10.3. Компьютерные модели. 68

10.4. Синхронное и асинхронное моделирование. 68

10.5. Событийное моделирование. 69

10.6. Риски сбоя. 71

Лекция 11. Топологическое проектирование. 74

11.1. Терминология. 76

11.2. Правила проектирования топологии Мида-Конвей. 76

11.3. Проверка на КТО.. 77

11.4. Проверка соответствия топологии кристалла электрической схеме. 78

Лекция 12. САПР Synopsys. 80