Тема 3.2 Организация и принципы работы процессора

Физическая память, к которой микропроцессор имеет доступ по шине адреса, называется оперативной памятью (или оперативно запоминающим устройством – ОЗУ). Каждому байту соответствует свой уникальный адрес (его номер), называемый физическим. Диапазон значений физических адресов зависит от разрядности шины адреса микропроцессора. Для i486 и Pentium 32 разряда он находится в пределах от 0 до 2³²-1 (4 Гбайт).

Механизм управления памятью полностью аппаратный. Это означает, что программа не может сама сформировать физический адрес памяти на адресной шине, это выполняет микропроцессор. В конечном итоге это позволяет обеспечить:

- компактность хранения адреса в машинной команде;

- гибкость механизма адресации;

- защиту адресных пространств задач в многозадачной системе;

- поддержку виртуальной памяти.

Микропроцессор аппаратно поддерживает несколько моделей использования оперативной памяти:

- сегментированную модель. В этой модели память для программы делится на непрерывные области памяти (сегменты), а сама программа может обращаться только к данным, которые находятся в этих сегментах;

- страничную модель. Её можно рассматривать как надстройку над сегментированной моделью. В случае использования этой модели оперативная память рассматривается как совокупность блоков фиксированного размера 4Кбайт. Основное применение этой модели связано с организацией виртуальной памяти, что позволяет операционной системе использовать для работы программ пространство памяти больше, чем объём физической памяти. Для микропроцессоров i486 и Pentium размер возможной виртуальной памяти может достигать 4 Тбайт (терабайт).

Особенности использования и реализации этих моделей зависит от режимов работы микропроцессора:

- Режим реальных адресов или просто реальный режим. Это режим, в котором работал i8086. Наличие его в i486 и Pentium обусловлено тем, что фирма Intel старается обеспечить в новых моделях микропроцессоров функционирование программ, разработанных для ранних моделей микропроцессоров.

- Защищенный режим. Это режим позволяет максимально реализовать все архитектурные идеи, заложенные в модели микропроцессоров Intel, начиная с i80286. Программы, разработанные для i8086 (реального режима), не могут функционировать в защищенном режиме. Одна из причин этого связана именно с особенностями формирования физического адреса в защищенном режиме.

- Режим виртуального i8086. Переход в этот режим возможен, если микропроцессор уже находиться в защищенном режиме. Отличительной особенностью этого режима является возможность одновременной работы нескольких программ, разработанных для i8086. Несмотря на то, что микропроцессор находился в защищенном режиме, в режиме виртуального i8086 возможна работа программ реального режима. Это объясняется тем, что процесс формирования физического адреса памяти для этих программ производится по правилам реального режима.

 

 

Тема 3.3 Процессор

 

Структура микропроцессора

Укрупненная структурная схема МП ВМ86 (рис. 3.3) содержит две относительно

независимые части: операционное устройство, реализующее заданные командой операции, и устройство шинного интерфейса, осуществляющее выборку команд из памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов. Оба устройства могут работать параллельно, что обеспечивает совмещение во времени процессов выборки и исполнения команд. Это повышает быстродействие МП, так как операционное устройство, как правило, выполняет команды, коды которых уже находятся в МП, и поэтому такты выборки команды не включаются в ее цикл.

 

Устройство шинного интерфейса

Устройство управления	BHE/ST7
ALE(QSQ)
DEN(STQ)
DT/R(STI)
M/IO(ST2)
WR(LOCK)
RD

 

MN/MX CLK TEST HOLD(RQ/STO) NMI INTA(QS1)

 

RESET READY HLDA(RQ/GTI) INTR

 

Рис. 3.3 Структурная схема МП ВМ86

 

Операционное устройство МП содержит группу общих регистров, арифметико-логическое устройство (АЛУ), регистр флагов F и блок управления.

Восемь 16-битовых регистров общего назначения участвуют во многих командах. В этих случаях регистры общего назначения кодируются трехбитовым кодом, который размещается в соответствующем поле (или полях) формата команды.

В соответствии с основным назначением рассматриваемых регистров выделяют регистры АХ. ВХ, СХ, DX, используемые прежде всего для хранения данных, и регистры SP, BP, SI, DI, которые хранят главным образом адресную информацию. Особенностью регистров АХ, ВХ, СХ, DX является то, что они допускают раздельное использование их младших байтов AL, BL, CL, DL и старших байтов АН, ВН, СН, DH. Тем самым обеспечивается возможность обработки как слов, так и байтов. Все остальные регистры являются неделимыми и оперируют 16-битовыми словами, даже в случае использования только старшего или младшего байтов. Указательные регистры SP и ВР хранят смешение адреса в пределах текущего стекового сегмента памяти, а индексные регистры SI и DI хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте. Однако при использовании этих регистров для адресации операндов возможна смена сегментов памяти (см. в табл. 3.2).

Кроме основных функций, соответствующих названию регистров, общие регистры выполняют специальные функции, указанные в табл. 3.1

Арифметическо - логическое устройство (АЛУ) содержит 16-битовый комбинационный сумматор, с помощью которого выполняются арифметические операции, наборы комбинационных схем для выполнения логических операций, схемы для операций сдвигов и десятичной коррекции, а также регистры для временного хранения операндов и результатов.

Таблица 3.1
Регистр	Название	Специальная функция регистра
AX	Аккумулятор	Умножение, деление и ввод – вывод слов
AL	Аккумулятор (младший байт)	Умножение, деление и ввод – вывод байтов: преобразование байтов; десятичная арифметика
AH	Аккумулятор (старший байт)	Умножение и деление слов
BX	Базовый регистр	Адресация по базе; преобразование адресов
CX	Счетчик	Подсчет циклов; подсчет элементов цепочек
CL	Счетчик (младший байт)	Реализация параметрических сдвигов
DX	Регистр данных	Умножение и деление слов; косвенный ввод - вывод
SP	Указатель стека	Операции с использованием стека
BP	Указатель базы	Базовый регистр
SI	Индекс источника	Указатель цепочки – источника, индексный регистр
DI	Индекс приемника	Указатель цепочки – приемника, индексный регистр

 

К АЛУ примыкает регистр флагов F (рис. 3.3, где X обозначает неопределенное состояние бита). Его младший байт FL полностью соответствует регистру флагов K5S0BM80, а старший байт FH содержит четыре флага, отсутствующие в К580ВМ80. Шесть арифметических флагов фиксируют определенные признаки результата выполнения операции (арифметической, логической, сдвига или загрузки регистра флагов). Значения этих флагов (кроме флага AF) использу­ются для реализации условных переходов, изменяющих ход выполнения про­граммы. Различные команды влияют на флаги по-разному (см. табл. 2.7).

 

 

FH

FL

X

X

X

X

OF

DF

IF

TH

SF

ZF

X

AF

X

PF

X

CF

 

Рис. 3.3. Формат регистра флагов F