Методические указания по разработке разделов проекта к теме № 4

Синтез заданного счетчика выполните по методике, приведенной в приложении А.

Логическую схему четырехразрядного компаратора двоичных чисел разработайте в основном базисе. Для этого на основании логических функций (4.1)…(4.3) запишите логические функции для выходов четырехразрядного компаратора. Логическую схему компаратора (лист 1) вычертите в формате А3 и выполните указания раздела 6.

В принципиальной схеме компаратора на листе 2 допускается использование логических элементов «Исключающее ИЛИ».

Для реализации блока индикации Y5 (рисунок 4.1) рекомендуется использовать светодиодные индикаторы, управляемые инвертором с открытым стоком (рисунок 4.8).

 

Рисунок 4.8 – Фрагмент принципиальной схемы блока индикации

 

В разделе 3 следует также выбрать светодиоды для блока индикации и указать их основные электрические параметры в виде таблицы. Затем следует вычислить сопротивление резистора R_огр по формуле:

 

(4.4)

 

После чего выбрать номинальное значение регистра R_огр типа С3-33 из ряда Е12 (с допуском ±10%) и определить мощность рассеяния.

Принципиальную электрическую схему устройства cравнения (лист 2) разработайте в формате А2 на выбранных микросхемах на основе заданной структурной схемы
(рисунок 4.1) и разработанной логической схемы компаратора (лист 1), а затем выполните указания раздела 6.

ТЕМА № 5. ЦИФРОВОЕ УСТРОЙСТВО ОБРАБОТКИ ДАННЫХ

Варианты заданий на проектирование к теме № 5

 

В соответствии с номером варианта разработать цифровое устройство обработки данных, выполняющее заданные функции.

 

Вариант № 5.1

 

– Прием по шине параллельной передачи данных восьмиразрядного двоичного кода;

– формирование разряда четности;

– хранение девятиразрядного двоичного кода (девятый разряд четности);

– выдача девятиразрядного кода на линию последовательной передачи данных младшими разрядами вперед.

 

Вариант № 5.2

 

– Прием по шине параллельной передачи данных девятиразрядного двоичного кода;

– проверка принятой информации на четность со световой индикацией ошибки;

– хранение информационных разрядов;

– выдача восьмиразрядного кода на линию последовательной передачи данных младшими разрядами вперед.

 

Вариант № 5.3

 

– Прием по линии последовательной передачи данных девятиразрядного двоичного кода младшими разрядами вперед (девятый разряд – разряд нечетности);

– проверка принятой информации на нечетность со световой индикацией ошибки;

– хранение информационных разрядов;

– выдача восьмиразрядного двоичного кода на шину параллельной передачи данных.

 

 

Вариант № 5.4

 

– Прием по линии последовательной передачи данных двух четырехразрядных двоичных кодов (последовательно);

– хранение принятой информации;

– сравнение четырехразрядных двоичных кодов;

– индикация большего четырехразрядного двоичного числа;

– хранение результата;

– выдача на шину параллельной передачи данных большего кода.

 

Вариант № 5.5

 

– Прием по шине параллельной передачи данных двух четырехразрядных двоичных кодов (последовательно);

– хранение принятой информации;

– сравнение четырехразрядных двоичных кодов;

– индикация меньшего четырехразрядного двоичного кода;

– хранение результата;

– выдача на линию последовательной передачи данных меньшего двоичного кода.

 

Задание на проектирование к теме № 5

 

Разработать и описать структурную электрическую схему устройства обработки данных, выполняющего заданные функции. Разработать логическую схему блока управления на основе распределителя импульсов. Описать назначение и принцип построения устройств контроля по модулю 2 (варианты 5.1…5.3) или компараторов (варианты 5.4 и 5.5). Выбрать микросхемы схемотехники КМОП серий 1564, 1554, либо 1594, 5564 для реализации узлов устройства. Описать выбранные микросхемы (привести их условные графические обозначения, таблицы состояний, указать выполняемые функции и режимы работы). Разработать принципиальную электрическую схему устройства обработки данных и временные диаграммы работы (пример для варианта № 5.5 приведен в приложении Е). Описать работу принципиальной электрической схемы устройства обработки данных в течение одного периода сигнала синхронизации . Пример оформления задания к теме № 5 приведен в приложении Б.