Лабораторная работа № 4. Мультиплексоры и демультиплексоры

 

Цель: Изучение назначения и принцип работы устройств мультиплексора и демультиплексора.

Оборудование: Электронная лаборатория Electronics Workbench.

 

Краткая теория

 

Назначение мультиплексоров (от английского multiplex – многократный) – коммутировать в заданном порядке сигналы, поступающие с нескольких входных шин в одну выходную. У мультиплексора может быть, например, 16 входов и один выход. Это означает, что если к этим входам присоединить 16 источников цифровых сигналов – генераторов последовательных цифровых слов, то байты от любого из них можно передавать на единственный выход. Для выбора любого из 16 каналов необходимо иметь 4 входа селекции (2⁴=16), на которые подается двоичный адрес канала. Так, для передачи данных от канала номер 9 на входах селекции необходимо установить код 1001. В силу этого мультиплексоры часто называют селекторами или селекторами-мультиплексорами.

На рис. 20 приведена схема двухканального мультиплексора, состоящего из элементов ИЛИ, НЕ и двух элементов И.

Рис. 20. Схема двухканального мультиплексора

 

Рис. 21

Результаты моделирования двухканального мультиплексора с помощью логического конвертора показаны на рис. 21, из которого видно, что его выходной сигнал описывается структурной формулой B*C’+A*C, т.е. сигнал из канала А проходит на выход при адресном входе С=1, а из канала В - при С=0, что и соответсвует логике работы мульти плексора.

Демультиплексоры в функциональном отношении противоположны мультиплексорам. С их помощью сигналы с одного информационного входа распределяются в требуемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается установкой соответствующего кода на адресных входах. При m адресных входах демультиплексор может иметь до 2^m выходов.

Принцип работы демультиплексора поясним с помощью схемы на рис. 22.

Y0   Y1

А     Х

 

Рис. 22. Схема демультиплексора

Схема содержит два элемента элемента И и один элемент НЕ. На схеме: Х - информационный вход, А - вход адреса, Y0, Y1 - выходы.

Если А=0 сигнал информационного входа передается на выход Y0, а при A=1 - на выход Y1.

Контрольные вопросы и задания

1. Что такое мультиплексор, каково его назначение?

2. Что такое демультиплексор, для решения каких задач его можно применить?

3. Придумайте схему трехканального мультиплексора?

4. Придумайте схему трехвыходного демультиплексора?

 

Лабораторная работа № 5. Арифметические сумматоры

 

Цель: Изучение назначения и принцип работы устройств полусумматора и сумматора. Знакомство с базовыми элементами полусумматора и полного сумматора из библиотеки EWB.

Оборудование: Электронная лаборатория Electronics Workbench.

 

Краткая теория

С помощью логических схем можно выполнять арифметические операции с двоичными числами.

Двоичная таблица сложения всего четырьмя формулами:

A	B	A+B

При сложении двоичных чисел в каждом разряде образуется сумма и при этом возможен перенос в старший разряд. Введем обозначения слагаемых (A, B), переноса (P), и суммы (S). Тогда таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом:

Слагаемые	Перенос	Сумма
A	B	Р	S
				A’+B’
					A’*B
					A*B’
				A+B

 

Отсюда видно, что перенос P=A*B, для СКНФ S=(A’+B’)*(A+B);

для СДНФ S=A’*B+A*B’.

Логические схемы с входами A,B и выходами P, S для соответствующих формул:

 

P

S

B

A

A

Рис. 23

P

S

B

Рис. 24

Преобразуем формулу S=(A’+B’)*(A+B), используя, закон де Моргана: S=(A*B)’*(A+B).

Логическая схема для данной формулы (рис. 25):

P

S

B

Рис. 25

Как видим, что для реализации арифметического устройства сложения достаточно четырех логических элементов.

Приведенные логические устройства называются полусумматорами.

Полный одноразрядный сумматор должен иметь три входа: A, B - слагаемые и P₀ - перенос из младшего разряда и два выхода сумму S и перенос P.

 

Слагаемые	Перенос из младшего разряда	Перенос	Сумма
A	B	P0	Р	S

Формула переноса (СДНФ): P=(A*B)+(A*P₀)+(B*P₀). Для получения суммы необходимо результат логического сложения переменных A, B,P₀ умножить на P’:

S=(A+B+P₀)*P’.

Данное логическое выражение дает правильное значение во всех случаях, кроме, когда все входные переменные принимают логическую 1.

P=(A*B)+(A*P₀)+(B*P₀)+(A*B*P₀) - данная формула дает ожидаемый результат.

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров. В программе EWB арифметические сумматоры представлены в библиотеке Digital двумя базовыми устройствами: полусумматорами и полными сумматорами. Они имеют следующие назначения выводов: А, В – входы слагаемых, S - результат суммирования, С₀ – выход переноса, С_i - вход переноса. N – разрядный сумматор создается на базе одного полусумматора и n-1 полных сумматоров. На рис.26 приведено исследование полусумматора.

Рис. 26

На рис.27 приведена схема подключения полного сумматора к логическому конвертору и трехразрядный сумматор.

Рис. 27

Контрольные вопросы и задания

1. Чем отличается полусумматор от полного сумматора.

2. Выясните внутреннюю структуру полного сумматора, пользуясь схемой подключения к логическому конвертору, аналогично приведенному анализу полусумматора.

3. Исследуйте выходы переноса полусумматоров и полного сумматора.

4. Исследуйте приведенный трехразрядный сумматор, последовательно подключая выходы к логическому конвертору.