Физическая реализация интерфейса накопителя FDD.

Физическая реализация интерфейса накопителя FDD.

К одному контроллеру FDD можно подключить 2 накопителя. Все гибкие диски не зависимо от типа имеют одинаковый интерфейс и унифисированный 34 контактный разъем:

 

Характерной особенностью вращающихся дисковых накопителей яв-ся необходимость организация синхронизации импульсов записей и чтения, чтобы исключить ошибки за счет плавания считывания данных, поэтому при формировании инфа для записи её на диск применяется кодирование данных. Виды кодирования:

Fm- частотная модуляция

Mfm- модифицированная ЧМ

 

 

5. Блок-схема ПК. Назначение чипсетов. Назначение интерфейсов PCI, ISA, USB, ATA, AGP, Centronics, RS232C.

С появлением CPU Pentium с 64-хразрядной шиной данных, с высокой рабочей частотой применение стандартных системных интерфейсов значительно замедляло работу ПК. В то же время в ВТ использовалось большое количество ВУ, значительно отличающихся по быстродействию. Поэтому, вместо совершенствования системных интерфейсов для новых CPU в ПК стали использовать 2 интерфейса вместо одного: локальный (типа PCI) для подключения к CPU быстродействующих устройств и системный (типа ISA) для подключения медленнодействующих устройств.

В ПК-х стала использоваться новая архитектура системной платы. Эффективность компьютерной системы во многом определяется установленным на системной плате набором микросхем системной логики, называемым чипсетом. Он обеспечивает обмен данными между CPU и различными устройствами, подключенными к шинам PCI, ISA, USB и др. По функциям и составу чипсеты – это сложные узлы, представляющие собой набор контроллеров и микросхем, через которые организуется связь и управление обменом данных между микропроцессором, внутренней памятью, видеоадаптером и другими узлами ПК.

Многие современные системные наборы включают две «базовые» микросхемы чипсетов, которые называются соответственно «северный мост» и «южный мост».

Сигналы шины PCI

Шина PCI представляет собой набор сигнальных линий, непосредственно соединяющих интерфейсные выводы группы устройств (слотов, микросхем на системной плате).

Процесс передачи данных по шине называется транзакцией. В каждой транзакции (обмене по шине) участвуют два устройства – инициатор обмена, он же ведущее (master) устройство, и целевое устройство (ЦУ), оно же ведомое (slave). Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может следовать одна или несколько фаз данных..

В каждый момент времени шиной может управлять только одно ведущее устройство, получившее на это право от арбитра.

Для адреса и данных используются общие линии AD.

В каждый момент времени данные по шине PCI передаются между двумя устройствами: ведущим (задатчиком) и ведомым (исполнителем). Управлять шиной может лишь одно ведущее устройство. Право на управление шиной устройство получает от арбитра. Арбитражем запросов на использование шины занимается специальный узел, входящий в чипсет (северный мост) системной платы. Схема приоритетов определяется программированием арбитра.

Устройства взаимодействуют по шине PCI по командам, которые устанавливает ведущее устройство.

Циклы шины

По сигналам C/BE (от C/BE3 до C/BE0) во время фазы передачи адреса определяется тип цикла передачи данных.

- 0000 – Подтверждение прерывания. Команда предназначена для чтения вектора (типа) прерываний как бы из системного контроллера прерываний.

- 0010 – Чтение порта ввода-вывода.

- 0011 – Запись в порт ввода-вывода.

Команды чтения и записи ввода-вывода служат для обращения к пространству портов.

- 0110 и 0111 – Чтение памяти и запись в память.

- 1101 – Двойной цикл записи. Позволяет по 32-битной шине обращаться к устройствам с 64-битной адресацией.

Архитектура шины USB.

USB (англ. Universal Serial Bus) — универсальная последовательная шина, предназначенная для периферийных устройств.

Общая архитектура шины:

Если ХАБ встроен в компьютер – это корневой хаб.

Типовая архитектура USB:

Практически все современные чипсеты поддерживают интерфейс USB, в том числе новой спецификации 2.0. Архитектурой USB предусмотрена топология так называемой «звезды». То есть в системе должен быть корневой (ведущий) концентратор, к которому подключаются периферийные концентраторы, а к последним — устройства USB. Корневой концентратор расположен в одной из микросхем системного набора (обычно в «южном мосту»). Периферийные концентраторы могут подключаться друг к другу, образуя каскады. Всего через один корневой концентратор может быть подключено до 127 устройств (концентраторов и устройств USВ). Однако, оптимальным числом следует считать 4-5 устройств. При этом рекомендуется более скоростные устройства подключать ближе к корневому концентратору. Проблема низкой пропускной способности снимается с внедрением спецификации интерфейса USB 2.0, чья пиковая производительность достигает 480 Мбит/с. Такого значения вполне хватает для типичных USB-устройств: принтеров, офисных сканеров, цифровых фотокамер, джойстиков и прочих. Но все же для внешних накопителей, сканеров высокого класса, цифровых видеокамер требуется более скоростной интерфейс: IEEE 1394 или SCSI.

Спецификация USВ определяет две части интерфейса: внутреннюю и внешнюю. Внутренняя часть делится на аппаратную (собственно корневой концентратор и контроллер USB) и программную (драйверы контроллера, шины, концентратора, клиентов). Внешнюю часть представляют устройства (концентраторы и компоненты) USB. Для обеспечения корректной работы все устройства делятся на классы: принтеры, сканеры, накопители и т. д.

Данные по шине USB передаются в различных форматах. Самый простой способ заключается в передаче потока байтов с маркером. Все устройства USB соединяются между собой четырехжильным кабелем. По одной паре передаются данные, по другой — электропитание, которое автоматически подключается устройством при необходимости. На концах кабеля монтируются разъемы типов «А» и «В». С помощью разъема «А» устройство подключают к концентратору. Разъем типа «В» устанавливают на концентраторы для связи с другим концентратором и на устройства, от которых кабель должен отключаться (например, сканеры). В духе современной тенденции к упрощению пользования компьютером реализована процедура подключения периферии к шине USB. Все происходит «в горячем режиме». Подключенное в свободный порт устройство вызывает перепад напряжения в цепи. Контроллер немедленно направляет запрос на этот порт. Присоединенное устройство принимает запрос и посылает пакет с данными о классе, затем ему присваивается уникальный идентификационный номер. Далее происходит автоматическая загрузка и активация драйвера устройства, его конфигурирование и, тем самым, окончательное подключение. Все. устройство готово к работе! Точно так же происходит инициализация уже подсоединенного и включаемого в сеть устройства.

Графическое обозначение

 

9 Организация внутренней памяти ПК типа PC\XT. Назначение управляющих сигналов системного интерфейса ПК #RAS, #CAS, #WE.

Динамическая память — DRАM (Dynamic RAM) — получила свое название от принципа действия ее запоминающих ячеек, которые выполнены в виде конденсато­ров, образованных элементами полупроводниковых микросхем. При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует периодической подзаряд­ки конденсаторов (обращения к каждой ячейке) — память может работать только в динамическом режиме. Этим она принципиально отличается от статической па­мяти, реализуемой на триггерных ячейках и хранящей информацию без обраще­ний к ней сколь угодно долго (при включенном питании).

Запоминающие ячейки микросхем DRAM организованы в виде двумерной мат­рицы. Адреса строки и столбца передаются по мультиплексированной шине адре­са MA (Multiplexed Address) и стробируются по спаду импульсов RAS# (Row Access Strobe) и CAS# (Column Access Strobe).Выбранной микросхемой памяти является та, на которую во время активности (низкого уровня) сигнала RAS# приходит сигнал CAS# (тоже низким уровнем). Тип обращения определяется сигналами WE# и CAS#.

Поскольку обращения (запись или чтение) к различным ячейкам памяти обычно происходят в случайном порядке, то для поддержания сохранности данных приме­няется регенерация (Memory Refresh — обновление памяти) — регулярный цикли­ческий перебор ее ячеек (обращение к ним) с холостыми циклами. Циклы регене­рации могут организовываться разными способами, классическим является цикл без импульса CAS#, сокращенно именуемый ROR (RAS Only Refresh — регенерация только импульсом RAS#). Другой вариант — цикл CBR (CAS Before RAS), поддер­живаемый практически всеми современными микросхемами памяти. В этом цик­ле регенерации спад импульса RAS# осуществляется при низком уровне сигнала CAS# (в обычном цикле обращения такой ситуации не возникает). Адрес регене-нируемой строки для цикла ROR генерирует контроллер памяти, для CBR этот адрес берется из внутреннего счетчика каждой микросхемы памяти. Цикл скры­той регенерации (hidden refresh) является разновидностью цикла CBR.

Память PC \XT – 1 Мбайт (2²⁰) образована из 4х банков памяти, каждая по 256 Кбайт. Банки внутренней памяти состоят из 4х групп (bank0-3), каждый из которых состоит из 9ти микросхем, 9ая используется для контроля на четность. Контроллер управления памятью на основе сигналов А18, А19 формирует сигналы следующей последовательности:

1) Строб адреса строки.

2) Сигнал ASEL, по которому мультиплексор переключается с выдачи адреса строки на выдачу адреса столбца.

3) Формирует строб адреса столбцов.

4) Формирует сигнал разрешения записи WE# - 0 или 1.

Схема контроля на четность формирует 9ый бит – контрольный-для записи, т.е. при записи каждого байта подсчитывается контрольный бит. При чтении байта подсчитывается по 8ми битам контрольная сумма и сравнивается с 9ым битом. Если не совпадает, то сигнал PCK.

· RAS# (Row Access Strobe) — строб выборки адреса строки. По спаду сигнала начинается любой цикл обращения; низкий уровень сохраняется на все время цикла. Перед началом следующего цикла сигнал должен находиться в неактивном состоянии (высокий уровень) не менее, чем время предварительного заряда RAS (T_RP — RAS precharge time).

· CAS# (Column Access Strobe) — строб выборки адреса столбца. По спаду сигнала начинается цикл записи или чтения; минимальная длительность (Тсдз) определяется спецификацией быстродействия памяти. Минимальная длительность неактивного состояния между циклами (высокий уровень) должна быть не менее, чем время предварительного заряда CAS (T_CP — CAS precharge time).

· WE# (Write Enable) — разрешение записи. Данные записываются в выбранную ячейку либо по спаду CAS# при низком уровне WE# (Early Write — ранняя запись, обычный вариант), либо по спаду WE# при низком уровне CAS# (Delayed Write — задержанная запись). Переход WE# в низкий уровень и обратно при высоком уровне CAS# записи не вызывает, а только переводит выходной буфер EDO DRAM в высокоимпедансное состояние

 

 

10.Физическая реализация интерфейса ISA. Особенности применения интерфейса ISA в компьютерах типа PC\XT и современных компьютерах.

Магистраль ISA была разработана специально для персональных компьютеров типа IBM PC AT (начиная с процессора i80286) и является фактическим стандартом для всех изготовителей этих компьютеров. В то же время отсутствие официального международного статуса магистрали ISA (она не утверждена в качестве стандарта ни одним международным комитетом по стандартизации) приводит к тому, что многие производители допускают некоторые, порой существенные отклонения от фирменного стандарта.

ISA явилась расширением магистрали компьютеров IBM PC и IBM PC XT. В ней было увеличено количество разрядов адреса и данных, увеличено число линий аппаратных прерываний и каналов ПДП, а также повышена тактовая частота. К 62-контактному разъему прежней магистрали был добавлен 36-контактный новый разъем. Тем не менее, совместимость была сохранена, и платы, предназначенные для IBM PC XT, годятся и для IBM PC AT. Характерное отличие ISA состоит в том, что ее тактовый сигнал не совпадает с тактовым сигналом процессора, как это было в XT, поэтому скорость обмена по ней не пропорциональна тактовой частоте процессора.

Магистраль ISA относится к демультиплексированным (то есть имеющим раздельные шины адреса и данных) 16-разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8- или 16-разрядными данными. На магистрали реализован раздельный доступ к памяти компьютера и к устройствам ввода/вывода (для этого имеются специальные сигналы). Максимальный объем адресуемой памяти составляет 16 Мбайт (24 адресные линии). Максимальное адресное пространство для устройств ввода/вывода - 64 Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1 Кбайт). Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти. Допускается также захват магистрали. Каждая операция определяется протоколами. Пропускная способность шины=4,77МГц*8/8=4,77Мб/с.

Связь между двумя компьютерами осуществляется по принципу задатчик-исполнитель. В каждый момент времени шиной может управлять только одно устройство-задатчик, обращающееся к ресурсам (портам или ячейкам памяти) устройств-исполнителей. Задатчик – CPU или контроллер ПДП. Имеет 32 контактный разъём.

С появлением Pentium для соединения устройств было предложено использовать 2 интерфейса: локальный (PCI) и системный (ISA). Теперь к шине ISA стали подключать медленнодействующие устройства, такие как клавиатура, мышь, FDD, LPT, COM, а микропроцессор с памятью и некоторыми быстродействующими ВУ стала связывать шина PCI. В современных компьютерах основной шиной расширения является PCI; ее допол­няет порт AGP. Шина ISA из настольных компьютеров уходит, но она сохраняет свои позиции в промышленных и встраиваемых компьютерах в традицион­ном слотовом варианте.

Физически слот ISA-8 представляет собой 62-х контактный разъем (ряды A, B).

Конструктивно выполнен в виде щелевого разъема с шагом вы­водов 2,54 мм (0,1 дюйма).

 

Сигналы имеют стандартный ТТЛ-уровень.

1) Линии передачи данных.

А19-А0 – 20-разрядная шина адреса

D7-D0 – 8-разрядная шина данных

BALE (Bus Address Latch Enable - разрешение защелкивания адреса) (ALE) - сигнал стробирования адресных разрядов. Его отрицательный фронт соответствует действительности адреса на линиях SAO...SA19 и LA17...LA23. Может использоваться устройствами ввода/вывода для заблаговременной подготовки к предстоящему обмену информацией (применяется редко). Тип выходного каскада - ТТЛ. , - чтение/запись (БП)

- чтение/запись (УВВ)

2) Линии прерывания и ПДП.

IRQ2-IRQ7 – запрос на прерывания (Interrupt Request - запрос прерывания) - сигналы запроса радиальных прерываний. Запросом является положительный переход на соответствующей линии IRQ. Сигнал должен удерживаться до начала обработки процессором запрошенного прерывания. Тип выходного каскада - ТТЛ. На каждой линии IRQ должен быть один выход. Иногда в литературе можно встретить рекомендацию применять выходы с тремя состояниями, но все равно больше одного выхода на линию быть не должно во избежание конфликтов сигналов. Многие входы IRQ заняты системными ресурсами компьютера (табл. 6). Сигналы IRQ0...IRQ2, IRQ8 и IRQ13 задействованы на системной плате и недоступны платам расширения. В компьютере используются два 8-разрядных контроллера прерываний. Сигналы IRQ0...IRQ7 относятся к первому из них, a IRQ8...IRQ15 - ко второму. Для каскадирования второго контроллера прерываний задействован вход IRQ2. В связи с этим запросы прерывания имеют следующие приоритеты в порядке возрастания: IRQ7, IRQ6, IRQ5, IRQ4 IRQ3, IRQ15, IRQ14, IRQ12, IRQ11, IRQ10, IRQ9.

DRQ1-DRQ3 – (DMA Request - запрос ПДП) - сигналы запросов прямого доступа к памяти (ПДП). Запросом является положительный переход на соответствующей линии DRQ. Сигнал должен удерживаться до получения ответного сигнала -DACK с тем же номером. Тип выходного каскада - ТТЛ. На каждой линии DRQ должен быть один выход. В компьютере используются два контроллера ПДП. Каналы ПДП, соответствующие первому контроллеру (сигналы DRQ0...DRQ3) предназначены для 8-битного обмена, а соответствующие второму котроллеру (DRQ5...DRQ7) - для 16-битного. Канал DRQ4 используется для каскадирования контроллеров и недоступен пользователям. DRQO имеет наивысший приоритет, DRQ7 - наинизший. В IBM PC XT канал DRQ0 использовался для регенерации динамической памяти. Канал DRQ1 зарезервирован для контроллера бисинхронного обмена SDLC, а канал DRQ2 - для контроллера гибкого диска.DACK0- DACK1 – разрешение ПДП

AEN (Address Enable - разрешение адреса) – используется в режиме ПДП для сообщения всем платам расширения, что производится цикл ПДП. Устанавливается и снимается параллельно с адресом. При его переходе в активное состояние все платы расширения, не участвующие в данном ПДП, должны отключаться от магистрали (переходить в пассивное состояние). Тип выходного каскада - ТТЛ.T/C – конец счета

3) Линии общего назначения:

RESET DRV – сброс

CLK – системная синхронизация (8 Мгц)

OSC – сигнал генератора (14, 4 Мгц – несинхр. с шиной)

I/O CH RDY – сигнал снимается (делается низким) исполнителем (устройством ввода/вывода или памятью) по переднему фронту сигналов -IOR и -IOW в случае, если он не успевает выполнить требуемую операцию в темпе задатчика. При этом реализуется асинхронный обмен. Если исполнитель успевает работать в темпе задатчика, сигнал не снимается (фактически не устанавливается в низкий уровень). Цикл обмена в ответ на снятие этого сигнала продлевается на целое число периодов сигнала SYSCLK. Сигнал I/O CH RDY не должен сниматься на время, большее заданного в данном компьютере (по стандарту - 15 мкс), иначе компьютер переходит к обработке немаскируемого прерывания. Тип выходного каскада - открытый коллектор.

I/O CH CK – сигнал вырабатывается любым исполнителем (устройством ввода/вывода или памятью) для информирования задатчика о фатальной ошибке, например об ошибке четности при доступе к памяти. Сигнал вызывает немаскируемое прерывание. Тип выходного каскада - открытый коллектор.

4) Линии питания:

±5В, ±12В, GND

В разъеме ISA-16 применяется дополнительный 36-контактный слот (ряды C, D).

 

 

Расширена за счет:

1) расширения шины адресов до 24-х линий

2) расширения шины данных до 16-и линий

3) добавления IRQ8-IRQ15

4) добавления DRQ4-DRQ7

Особенности:

1) Динамическая память, применяемая в компьютере в качестве системного ОЗУ, а также, возможно, находящаяся на картах расширения, требует регенерации — пе­риодического обновления (refresh) всех строк матрицы. На системной плате всег­да имеется контроллер регенерации памяти, в задачу которого входит регулярный перебор строк памяти с формированием специального цикла регенерации. Каждые 15 мкс контроллер регенерации формирует цикл регенерации (сигнал REFRESH).

2) MASTER — запрос от устройства, использующего 16-битный канал DMA на управление шиной. При получении подтверждения DACK [5:7] Bus-Master может захватить шину.

Можно организовать многопроцессорную систему.

 

 

Рис. Прием сигналов RS-232C

Подключение и отключение интерфейсных кабелей устройств с автономным питанием (не питающихся от интерфейса, например, мышь) должно производиться при отключении питания. В противном случае разность не выровненных потенциалов устройств в момент коммутации (присоединения или отсоединения разъема) может оказаться приложенной к выходным или входным (что опаснее) цепям интерфейса и вывести из строя микросхемы.

Физическая реализация кабеля должна иметь контроллер (в компьютере COM-порт), где каждый проводник имеет строгое назначение. Есть несколько реализаций RS232C:

§ 25-ти контактный DB25p;

§ 9-ти контактный DB9p; Оба подключаются в модем и в вилку;

Приемник

Передатчик

TxD TxD передаваемые данные (OUT);

Y1 Y2

RxD RxD принимаемые данные(IN);

Назначение сигналов следующее:

RTS — (OUT) сигнал запроса в приемник на прием данных. Активен во все время передачи.

CTS — (IN)сигнал сброса (очистки) для передачи. Активен во все время передачи. Говорит о готовности приемника выдавать данные.

DTR — готовность передатчика выдавать данные приемнику.

DSR (IN) — готовность данных. Используется для задания режима модема.

DCD(IN) — сигнал обнаружения несущей данных. Детектор принимаемого линии сигнала.

RI — индикатор вызова. Говорит о приеме модемом сигнала вызова

FG - защитное заземление (экран).

SG - сигнальное заземление, нулевой провод.

Y2

com

com

Y1

RS232C

 

Асинхронный режим

Рис. Формат асинхронной передачи RS-232C

Асинхронный режим передачи является байт-ориентированным (символьно-ориентированным): минимальная пересылаемая единица информации — один байт (один символ). Формат посылки байта иллюстрирует рис.

Передача каждого байта начинается со старт-бита, сигнализирующего приемнику о начале посылки, за которым следуют биты данных и, возможно, бит четности (Parity). Завершает посылку стоп-бит, гарантирующий паузу между посылками. Старт-бит следующего байта посылается в любой момент после стоп-бита, то есть между передачами возможны паузы произвольной длительности. Старт-бит, имеющий всегда строго определенное значение («0»), обеспечивает простой механизм синхронизации приемника по сигналу от передатчика. Подразумевается, что приемник и передатчик работают на одной скорости обмена, измеряемой в количестве передаваемых бит в секунду. Внутренний генератор синхронизации приемника использует счетчик-делитель опорной частоты, обнуляемый в момент приема начала старт-бита.

 

Старт бит

Биты данных

Бит контроля

Стоп биты

При отсутствии данных в линии передачи будет находится «1». Появление «0» информирует о начале передачи слова. Передачу можно организовывать с контролем и без.

Формат асинхронной посылки позволяет выявлять возможные ошибки передачи:

· Если принят перепад, сигнализирующий о начале посылки, а по стробу старт-бита зафиксирован уровень логической единицы, старт-бит считается ложным и приемник снова переходит в состояние ожидания. Об этой ошибке формата приемник может и не сообщать.

· Если во время, отведенное под стоп-бит(ы), обнаружен уровень логической единицы, фиксируется ошибка стоп-бита (тоже ошибка формата).

· Если применяется контроль четности (паритета), то после посылки бит данных (перед стоп-битом) передается контрольный бит. Этот бит дополняет количество единичных бит данных до четного или нечетного в зависимости от принятого соглашения. Прием байта с неверным значением контрольного бита при включенном контроле паритета приводит к фиксации ошибки принятых данных.

 

15.Контроллер последовательного интерфейса RS232C (COM-порт). Регистры контроллера, программирование контр оллера.

В ВТ используются периферийные устройства, передающие или принимающие информацию в последовательном коде. Для организации и обеспечения такой передачи широко используется внешний последовательный интерфейс RS-232C.Одним из преимуществ использованияинтерфейса RS-232Cявляется возможность передачи данных между устройствами, удаленными на большие расстояния.

Интерфейс RS-232C применяется для синхронной и асинхронной передачи данных в дуплексном режиме. Контроллером интерфейса в ПК является коммуникационный порт (COM-порт). Этот порт обеспечивает только асинхронный обмен по интерфейсу RS-232C. Обычно в состав ПК входят два последовательных порта СОМ1 и СОМ2, реже встречаются ПК с 4-я COM-портами. Они занимают в адресном пространстве ввода-вывода ПК по 8 адресов каждый для адресации регистров порта по стандартным базовым адресам: COM1-3F8h (INT Ch), COM2-2f8h (INT Bh), COM3-3E8h (INT 73h), COM4-2E8h (INT 72h).

В COM-портах основной микросхемой является специализированная БИС UART (обычно i8250 или 16550A). Микросхемы UART с программной точки зрения представляют собой набор регистров, доступ к которым определяется адресом (смещением адреса регистра относительно базового адреса порта) и значением бита 7 регистра LCR (регистра управления линией).

Асинхронный режим

Рис. Формат асинхронной передачи RS-232C

 

Асинхронный режим передачи является байт-ориентированным (символьно-ориентированным): минимальная пересылаемая единица информации — один байт (один символ). Формат посылки байта иллюстрирует рис.

Передача каждого байта начинается со старт-бита, сигнализирующего приемнику о начале посылки, за которым следуют биты данных и, возможно, бит четности (Parity). Завершает посылку стоп-бит, гарантирующий паузу между посылками. Старт-бит следующего байта посылается в любой момент после стоп-бита, то есть между передачами возможны паузы произвольной длительности. Старт-бит, имеющий всегда строго определенное значение («0»), обеспечивает простой механизм синхронизации приемника по сигналу от передатчика. Подразумевается, что приемник и передатчик работают на одной скорости обмена, измеряемой в количестве передаваемых бит в секунду. Внутренний генератор синхронизации приемника использует счетчик-делитель опорной частоты, обнуляемый в момент приема начала старт-бита.

 

Старт бит

Биты данных

Бит контроля

Стоп биты

 

При отсутствии данных в линии передачи будет находится «1». Появление «0» информирует о начале передачи слова. Передачу можно организовывать с контролем и без.

 

Возможности:

1) скоростей передачи данных: 50, 75, 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600 и 115200 бит/с.

2) количество бит данных может составлять 5, 6, 7 или 8 бит

3) возможность контроля (нет контроля; контроль на четность; контроль на нечетность)

4) количество стоп-бит может быть 1, 1,5 или 2 (“полтора бита” означает только длительность стопового интервала).

 

 

 

Формат асинхронной посылки позволяет выявлять возможные ошибки передачи:

 

· Если принят перепад, сигнализирующий о начале посылки, а по стробу старт-бита зафиксирован уровень логической единицы, старт-бит считается ложным и приемник снова переходит в состояние ожидания. Об этой ошибке формата приемник может и не сообщать.

· Если во время, отведенное под стоп-бит(ы), обнаружен уровень логической единицы, фиксируется ошибка стоп-бита (тоже ошибка формата).

· Если применяется контроль четности (паритета), то после посылки бит данных (перед стоп-битом) передается контрольный бит. Этот бит дополняет количество единичных бит данных до четного или нечетного в зависимости от принятого соглашения. Прием байта с неверным значением контрольного бита при включенном контроле паритета приводит к фиксации ошибки принятых данных.

 

 

19. Драйвер монитора (программа INT 10h). Формирование цветов в графическом режиме для видеосистемы VGA.

Int 10h — видеосервис — предназначен для работы с графическим адаптером. Его первичной задачей является управление видеорежимом (BIOS Video Mode), оп­ределяющим формат экрана. BIOS адаптера должна выполнять программирова­ние всех стандартных и специфических управляющих регистров для установки (смены) требуемого видеорежима и выбранных параметров развертки — кроме нее о способах этих переключений остальное ПО может и не знать.

В пределах возможностей установленного видеорежима видеосервис предостав­ляет возможности отображения информации на различных уровнях. Простейший для программиста телетайпный режим позволяет посылать поток символов, кото­рые будут построчно отображаться на экране с отработкой символов возврата карет­ки, перевода строки, обеспечивая «прокрутку» изображения при заполнении экра­на. Есть функции и для полноэкранной работы с текстом, при которой доступны и атрибуты символа. В графическом режиме имеется возможность чтения и записи пикселя с указанными координатами. Однако видеосервисом Int 10h программи­сты пользуются далеко не всегда, поскольку работает он довольно медленно.

Операции int10h можно разделить на следующие группы:

Операции общего назначения.

Очистка экрана

Физическая реализация интерфейса накопителя FDD.

К одному контроллеру FDD можно подключить 2 накопителя. Все гибкие диски не зависимо от типа имеют одинаковый интерфейс и унифисированный 34 контактный разъем:

 

Характерной особенностью вращающихся дисковых накопителей яв-ся необходимость организация синхронизации импульсов записей и чтения, чтобы исключить ошибки за счет плавания считывания данных, поэтому при формировании инфа для записи её на диск применяется кодирование данных. Виды кодирования:

Fm- частотная модуляция

Mfm- модифицированная ЧМ

 

 

5. Блок-схема ПК. Назначение чипсетов. Назначение интерфейсов PCI, ISA, USB, ATA, AGP, Centronics, RS232C.

С появлением CPU Pentium с 64-хразрядной шиной данных, с высокой рабочей частотой применение стандартных системных интерфейсов значительно замедляло работу ПК. В то же время в ВТ использовалось большое количество ВУ, значительно отличающихся по быстродействию. Поэтому, вместо совершенствования системных интерфейсов для новых CPU в ПК стали использовать 2 интерфейса вместо одного: локальный (типа PCI) для подключения к CPU быстродействующих устройств и системный (типа ISA) для подключения медленнодействующих устройств.

В ПК-х стала использоваться новая архитектура системной платы. Эффективность компьютерной системы во многом определяется установленным на системной плате набором микросхем системной логики, называемым чипсетом. Он обеспечивает обмен данными между CPU и различными устройствами, подключенными к шинам PCI, ISA, USB и др. По функциям и составу чипсеты – это сложные узлы, представляющие собой набор контроллеров и микросхем, через которые организуется связь и управление обменом данных между микропроцессором, внутренней памятью, видеоадаптером и другими узлами ПК.

Многие современные системные наборы включают две «базовые» микросхемы чипсетов, которые называются соответственно «северный мост» и «южный мост».