Аналоговое и смешанное моделирование систем на кристалле

Более 65% всех современных систем на кристалле не являются чисто цифровыми. Как правило, они включают аналоговые, аналого-цифровые, а зачастую и ВЧ/СВЧ блоки. Для верификации подобных систем необходимо иметь интегральный комплекс, позволяющий моделировать любое сочетание аналоговых и цифровых блоков, а также различных их комбинаций в любой иерархической структуре, варьируя уровень абстракции моделей отдельных блоков от высокого (С/C++, SystemC, SystemVerilog, VHDL-AMS) до самого низкого (Spice, список цепей VHDL/Verilog). Примером реализации такого комплекса может служить платформа ADVance MS компании Mentor Graphics. Структурная схема платформы ADVance MS приведена на рисунке 4. Платформа реализована на базе цифрового симулятора ModelSim, аналогового симулятора Eldo, и ядра ADMS, предназначенного для смешанного поведенческого моделирования в формате VHDL-AMS или Verilog-AMS [9]. При необходимости система может быть “усилена” опцией RF-моделирования Eldo RF и опцией динамического временного моделирования Mach TA (“быстрый Spice”).

Рисунок 4 - Структура платформы ADVance MS.

В первом случае пользователь получает возможность верифицировать сложные RF/DSP системы, объединяющие входной RF-блок с блоком цифровой обработки сигналов в рабочем диапазоне (baseband). Моделирование цифровой и смешанной части выполняется на языках VHDL, Verilog, VHDL-AMS, Verilog-AMS, а RF-части на транзисторном уровне с использованием BSIM3, BSIM4, HICUM и других моделей. Используя усовершенствованные смешанные алгоритмы моделирования в частотно-временной области, такие как MODSST (MODulated Steady-STate Analysis), и выбирая частоту дискретизации во временной области в соответствии с медленно изменяющимся baseband-сигналом, пользователь получает существенный выигрыш в быстродействии (2-3 порядка) по сравнению с традиционными методами моделирования переходных режимов, при одновременном сохранении точности моделирования критических RF-блоков.

Поддерживаются все стандартные форматы цифровой модуляции - GMSK, QPSK, QAM, GFSK, EDGE, HPSK, OFDM и другие.TA представляет собой систему высокопроизводительного динамического временного моделирования СБИС большого объема и сочетает высокую скорость моделирования (на три порядка быстрее, чем Spice-подобные симуляторы), точность, достаточную для исчерпывающей временной верификации (в пределах 3%-погрешности от Spice), и высокую допустимую размерность проектов (10 миллионов транзисторов на рабочей станции с памятью 2GB). Объект моделирования - список цепей в формате Eldo-Spice или HSpice.

Список цепей может быть получен из принципиальной схемы проекта или создан с помощью программы экстракции паразитных параметров Calibre xRC. В качестве входных воздействий могут быть использованы тестовые вектора, разработанные для симулятора ModelSim. Высокая скорость моделирования Mach TA достигается путем разбиения проекта на отдельные, слабо связанные блоки, и применения специального алгоритма поведенческого моделирования связей между блоками.

Точность моделирования внутри выделенных блоков обеспечивается применением специального пошагового алгоритма, требующего существенно меньше памяти по сравнению с традиционным Spice-моделированием.

Точность моделирования транзисторов обеспечивается применением четырехполюсных моделей, учетом накопления заряда, вольт-зависимыми величинами емкостей, вариацией порогового значения обратного смещения.

Предусмотрен как пакетный, так и интерактивный режим моделирования.

Литература

1. 2004 IC/ASIC Functional Verification Study // Collet International Research, 2004.

2. Brian Bailey The Need for a Scalable Verification Methodology to Overcome the Limitations of Current Verification Approaches // Mentor Graphics White Paper, 2004.

3. А.Л. Лохов Функциональная верификация СБИС // Электроника: Наука, Технология, Бизнес, 1/2004.

4. Ping Yeung Four Pillars of Assertion-Based Verification // Euro DesignCon, 2004.

.   Assertion-Based Verification V2.3 User Guides, 0-In Design Automation, 2004.

.   Mitch Dale, “The Value of Hardware Emulation”, Mentor Graphics White Paper, 2003.

.   Ian Burgess Gate-Level Functional verification is Imperative and Equivalence Checking Provides the Solution // Mentor Graphics White Paper, 2004.

.   Rami Ahola, et al. BlueTooth Transceiver Design with VHDL-AMS // Mentor Graphics Deep Submicron Technical Publication”, 2003.