Регистр А управления внешними прерываниями

Разряд	7	6	5	4	3	2	1	0
ICS31	ICS30	ICS21	ICS20	ICS11	ICS10	ICS01	ICS00	EICRA
Чтение/запись	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.
Исх. значение	0	0	0	0	0	0	0	0

Рис. 2.12 Регистр А управления внешними прерываниями – EICRA

Разряды 7..0 – ISC31, ISC30 – ISC00, ISC00: Биты выбора условия генерации внешнего прерывания 3 - 0

Внешние прерывания 3 - 0 активизируются через внешние выводы INT3:0, если установлены флаг I в регистре статуса SREG и соответствующая маска прерывания в EIMSK. Выбор уровня или фронта для активизации внешнего прерывания осуществляется в соответствии с таблицей 2.4. Фронты на INT3..INT0 выявляются асинхронно. Прерывание по выв. INT3:0 будет сгенерировано, если длительность импульса будет больше минимально необходимой (см. табл. 2.5). При возникновении импульсов меньшей длительности генерация прерывания не гарантируется. Если выбрано прерывание по низкому уровню, то для генерации прерывания необходимо, чтобы этот уровень оставался на прежнем низком уровне до момента завершения выполнения текущей инструкции. После разрешения прерывания по уровню оно будет генерироваться непрерывно до тех пор, пока на входе присутствует низкий уровень. При изменении бит ISCn может возникнуть прерывание. Поэтому, рекомендуется вначале отключить прерывание INTn путем сброса бита разрешения прерывания в регистре EIMSK. После этого, значение бит ISCn может быть изменено. И, наконец, перед возобновлением работы прерываний необходимо сбросить флаг прерывания INTn путем записи лог. 1 во флаг прерывания (INTFn) в регистре EIFR.

Таблица 2.4– Задание условия генерации запроса на прерывание(1)

ISCn1	ISCn0	Описание
0	0	Низкий уровень на INTn генерирует запрос на прерывание
0	1	Зарезервировано
1	0	Падающий фронт на INTn генерирует асинхронно запрос на прерывание
1	1	Нарастающий фронт на INTn генерирует асинхронно запрос на прерывание

Прим.: 1. n = 3, 2, 1 или 0.

Перед изменением бит ISCn1/ISCn0 необходимо запретить работу прерывания путем очистки бита разрешения прерывания в регистре EIMSK. В противном случае прерывание может возникнуть после изменения данных бит.

Таблица 2.5– Характеристики асинхронного внешнего прерывания

Обозначение	Параметр	Мин.	Типично	Макс.	Ед.изм.
tINT	Минимальная длительность импульса для генерации асинхронного прерывания		50		нс

Регистр B управления внешними прерываниями

Разряд	7	6	5	4	3	2	1	0
ICS71	ICS70	ICS61	ICS60	ICS51	ICS50	ICS41	ICS40	EICRB
Чтение/запись	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.	Чт./Зп.
Исх. значение	0	0	0	0	0	0	0	0

Рис. 2.13 Регистр B управления внешними прерываниями – EICRB

Разряды 7..0 – ISC71, ISC70 - ISC41, ISC40: Бита выбора условия генерации внешнего прерывания 7 - 4

Внешние прерывания 7 - 4 активизируются через внешние выводы INT7:4, если установлены флаг I в регистре статуса SREG и соответствующая маска прерывания в регистре EIMSK. Условие, по которому генерируется прерывание, выбирается исходя из данных таблицы 2.6. Для определения фронтов на выводах INT7:4 осуществляется выборка их состояний. Если выбрано прерывание по фронту или изменению уровня, то прерывание будет сгенерировано, если на входе появляется импульс, длительность которого больше одного периода синхронизации. При действии на входе более коротких импульсов генерация прерывания не гарантируется. Обратите внимание, что частота синхронизации ЦПУ может быть ниже, чем частота XTAL, если разрешена работа делителя частоты XTAL. Если выбрано прерывание по низкому уровню, то прерывание генерируется, если до момента окончания выполнения текущей инструкции на входе по-прежнему присутствует низкий уровень. Если разрешено прерывание по уровню, то оно будет генерироваться непрерывно до тех пор, пока на входе присутствует низкий уровень.

Таймеры

Назначение выводов таймеров/счетчиков.

Каждый таймер/счетчик использует один или более выводов микро­контроллера. Как правило, эти выводы — линии портов ввода/вывода об­щего назначения, а функции, реализуемые этими выводами при работе совместно с таймерами/счетчиками, являются их альтернативными функ­циями.

Все выводы микроконтроллеров, используемые таймерами/счетчика-мн общего назначения, приведены в "Табл. Там же указаны функции этих выводов.

Не забывайте о том, что при использовании альтернативных функций линий портов ввода/вывода необходимо, как правило, самостоятельно сконфигурировать эти выводы в соответствии с их функциональным на­значением. [ 1, с.330 ]

Таблица 3. Выводы, используемые таймерами/счетчиками общего назначения

Название	ATmega8515x	ATmega8535x	ATmega8x	ATmega16x/32x	ATmega64x/128x	ATmega48x/88x/168x	ATmega162x	Описание
Т0	PB0	PB0	PD4	PB0	-	РD4	РВ0	Вход внешнего сигнала таймера Т0
OC0	PB0	PB3	-	PB3	PB4	-	РВ0	Выход схемы сравнения таймера T0
OC0A	-	-	-	-	-	PD6	-
OC0B	-	-	-	-	-	PD5	-
T1	PB1	PB1	PD5	PB1	PD6	PD5	PB1	Вход внешнего сигнала таймера Т1
ICP	PE0	-	-	-	-	-	-	Вход захвата таймера0 T1
ICP1	-	PD6	PB0	PD6	PD4	PB0	PE0
OC1A	PD5	PD5	PB1	PD5	PB5	РB1	PD5	Выход схемы сравнения таймера T1
OC1B	PE2	PD4	PB2	PD4	PB6	РB2	PE2
OC1C	-		-	-	PB7	-	-
T2	-		-	-	PD7	-	-	Вход внешнего сигнала таймера Т2
OC2	-	-	PB3	PD7	PB7	-	PB1	Выход схемы сравнения таймера T2
OC2A	-	-	-	-	-	PB3	-
OC2B	-	-	-	-	-	PD3	-
T3	-	-	-	-	PE6	-	-	Вход внешнего сигнала таймера Т3
ICP3	-	-			PE7	-	PD3	Вход захвата таймера T3
OC3A	-	-	-	-	PE3	-	PD4	Выход схемы сравнения таймера T3
OC3B	-	-	-	-	PE4	-	PB4
OC3C	-	-	-	-	PE5	-	-
T4	-	-	-	-	-	-	-	Вход внешнего сигнала таймера Т4
ICP4	-	-	-	-	-	-	-	Вход захвата таймера T4
OC4A	-	-	-	-	-	-	-	Выход схемы сравнения таймера T4
OC4B	-	-	-	-	-	-	-
OC4C	-	-	-	-	-	-	-
T5	-	-	-	-	-	-	-	Вход внешнего сигнала таймера Т5
ICP5	-	-	-	-	-	-	-	Вход захвата таймера T5
OC5A	-	-	-	-	-	-	-	Выход схемы сравнения таймера T4
OC5B	-	-	-	-	-	-	-
OC5C	-	-	-	-	-	-	-
TOSC1	-	PC6	PB6	PC6	PG4	PB6	PD4	Вход для подключения резонатора
TOSC2	-	PC7	PB7	PC7	PG3	PB7	PD3	Вход для подключения резонатора