Эволюция динамической памяти

Для динамической памяти прямое сокращение времени доступа технологически достаточно сложно и приводит к резкому росту стоимости. Именно поэтому основной упор делается на различные схемотехнические приемы — конвейерный режим, чередование адресов, организацию банков и т. п. Рассмотрим основные типы динамической памяти, которые использовались ранее и до сих пор применяются в компьютерных системах.

Fast Page Mode DRAM

Технология FPM DRAM в свое время позволила значительно — по сравнению с более ранней реализацией DRAM — ускорить доступ к последовательно расположенным (в пределах страницы) ячейкам памяти. Напомним, что в матрице динамической памяти считывание в статический буфер происходит для всей строки целиком, конкретный же бит выбирается уже адресом столбца. Понятно, что если следующий подлежащий считыванию бит находится в той же строке, то нет смысла читать ее в буфер еще раз. FPM DRAM использовалась в компьютерах класса до Pentium-100. Типичное значение времени доступа — 60-70 нс. FPM DRAM сменила обычную DRAM, применявшуюся в компьютерах на базе микропроцессоров 8086/88 и 80286, и использовалась в персональных компьютерах примерно до 1994г.

Extended Data Out DRAM

В отличие от обычной памяти со страничной организацией EDO DRAM оснащается дополнительным набором регистров-«защелок», благодаря которым данные на выходе могут удерживаться даже в течение следующего запроса. Такого эффекта можно добиться на FPM DRAM только в режиме чередования адресов. Напомним, что в любом обращении к памяти можно выделить три фазы — 1) начало доступа, 2) период, когда данные становятся действительными, и 3) непосредственно передачу. Эти фазы повторяются последовательно для каждой ячейки в считываемой строке. В случае с EDO-памятью временные параметры (а следовательно, и быстродействие) улучшаются за счет исключения циклов ожидания в фазе готовности данных. Типичные времена доступа — 45, 50, 60 и 70нс.

Burst EDO DRAM

В памяти типа BEDO, в отличие от EDO DRAM, выборка четырех операндов команды передачи данных происходит автоматически. BEDO DRAM была разработана как альтернатива синхронной памяти, однако не получила поддержки разработчиков наборов микросхем, и к тому же у нее была невысокая максимальная тактовая частота (66 МГц), так что она не нашла широкого распространения. Невысокое быстродействие подсистемы памяти с модулями DRAM было обусловлено невозможностью точной синхронизации частоты процессора и скорости обработки данных в ячейках памяти. При считывании нельзя было сказать, откуда в следующий раз будет браться информация — из другого банка или из соседней ячейки, — и сколько времени на это потребуется. К тому же во время обращения к памяти процессор не мог работать с другими компонентами системы, что, естественно, снижало производительность.

Synchronous DRAM

Этот тип памяти позволил еще больше поднять быстродействие. SDRAM использует ступенчатую конвейерную архитектуру и, кроме того, внутренний доступ типа «пинг-понг» к блокам памяти с чередованием адресов. Синхронизация работы памяти SDRAM осуществляется обычно частотой системной (внешней) шины. SDRAM работает примерно так же, как и стандартная DRAM, — осуществляя доступ к строкам и колонкам ячеек данных. Но в SDRAM применен специфичный механизм синхронного функционирования банков ячеек, который в сочетании с пакетным режимом эффективно устраняет состояния задержек и ожидания. Когда процессору необходимо получить данные из оперативной памяти, он может получить их в требуемый момент. Таким образом, хотя фактическое время обработки данных не изменилось, эффективность выборки и передачи данных повысилась. Благодаря жесткой синхронизации контроллер памяти точно «знает», когда запрошенная информация будет обработана. Это освобождает процессор от состояний ожидания. Задержки в SDRAM эффективно устраняются благодаря синхронному функционированию блоков ячеек. Поскольку работа памяти и процессора согласуется системным таймером, то в конце каждого такта на выводах модуля памяти появляется сигнал готовности данных, следовательно, процессорное время тратится лишь на циклы чтения-записи. Кроме того, конвейерная адресация обеспечивает доступ к следующему блоку запрошенной информации до завершения обработки предыдущего.

Double Data Rate SDRAM

Вообще говоря, обычную синхронную память правильнее называть SDR (Single Data Rate) SDRAM. Синхронная память с удвоенной скоростью (DDR) сохранила архитектуру, количество банков и сам технологический процесс производства SDRAM, однако имеющиеся в ней схемотехнические усовершенствования позволяют существенно увеличить ее быстродействие. В частности, здесь используется еще более жесткая синхронизация работы устройства. В функциональную структуру введены схемы фазовой автоподстройки частоты DLL (Delay Locked Loop), обеспечивающие для сигналов стробирования данных цикл с фиксированной задержкой. Эти сигналы помогают контроллеру памяти более точно синхронизировать данные, поступающие от разных модулей памяти, находящихся в одном банке. Микросхемы DDR SDRAM фактически увеличивают скорость доступа к данным вдвое по сравнению с SDRAM, используя при этом одну и ту же частоту. Дело в том, что применение DDR SDRAM дает возможность читать информацию как по переднему, так и по заднему фронту сигнала таймера. Кроме того, частота операций повышается за счет использования интерфейсных логических схем с низким питающим напряжением. Если для SDRAM обычно используются схемотехнические решения на базе низкоуровневой транзисторно-транзисторной логики LVTTL (Low Volt Transistor-to-Transistor Logic) с напряжением питания 3,3 В, то в DDR SDRAM применяется специальная логика SSTL (Stub Series Terminated Logic) с напряжением 2,5 В.

Direct Rambus

Известно, что существует только два способа повышения пропускной способности любой компьютерной подсистемы — это либо повышение частоты работы шины, либо увеличение ее разрядности. Одновременное увеличение обоих параметров достаточно проблематично. Именно это обстоятельство вынуждает разработчиков идти на компромисс. В противовес технологии SDRAM, использующей 64-разрядную магистраль и частоты до 133 MГц, технология Rambus предоставляет 16-разрядную шину данных и эффективные частоты до 800 МГц соответственно. Узкая шина и высокая частота значительно увеличивают эффективность использования памяти и оптимизируют ее загрузку, максимально освобождая протокол от временных задержек. Direct Rambus позволяет достичь очень больших скоростей передачи данных: до 1,6 Гбайт/с на один канал и до 6,4 Гбайт/с при четырех каналах. Вся подсистема DR состоит из следующих компонентов: основной контроллер (Rambus Memory Controller, RMC), канал (Rambus Channel, RC), разъем для модулей (Rambus RIMM Connector, RRC), модуль памяти (Rambus In-line Memory Module, RIMM, рис. 1), генератор дифференциальных импульсов (Direct Rambus Clock Generator, DRCG) и микросхемы памяти (Direct Rambus DRAM, DRDRAM). Физические, электрические и логические интерфейсы, применяемые в системе, определены компанией Rambus (http://www.rambus.com) и должны строго выполняться всеми производителями для соблюдения абсолютной совместимости ее частей. Система функционирует на частоте 800 МГц (PC800), синхронизируясь сигналом 400 МГц. Модули RIMM нового поколения тактируются частотой 533 МГц, за счет чего обеспечивается более высокая пропускная способность (спецификация PC1066). В этих модулях задействована 4-банковая архитектура 4i (4 independent bank), позволяющая снизить себестоимость RIMM.

 

Рис.1 RIMM-модуль.

Сигнальный протокол Direct Rambus основан на электрическом интерфейсе RSL (Rambus Signaling Levels), дающем возможность при помощи технологии удвоенной передачи данных (DDR) получить результирующую частоту 800 МГц и использовать стандартный КМОП-интерфейс сигналов ввода-вывода ядра ASIC (Application Specific Integrated Circuit). Высокоскоростной протокол сигналов RSL использует низковольтные напряжения логических уровней.

Запоминающее ядро микросхем имеет многобанковую организацию. При этом каждый банк может иметь как выделенные, так и совместно используемые усилители считывания, благодаря чему в микросхеме может быть активировано несколько банков одновременно.

Канал DRDRAM представляет собой синхронную последовательно-параллельную шину. Он содержит 35 активных линий. Из них можно выделить две раздельные шины — для управления (адреса) и для данных. Первая имеет ширину 8 бит, из которых 5 соответствуют адресу столбца, а 3 — адресу строки ячейки памяти. Вторая шина имеет 16 разрядов. Передача всех сигналов в канале происходит в направлении распространения тактовых импульсов, которые от генератора вначале поступают на дальний от контроллера модуль памяти. По достижении контроллера направление их движения меняется на обратное. Все сигнальные шины проходят через модули и заканчиваются на терминаторе. Система памяти не может функционировать при наличии пустых разъемов, поэтому такие разъемы заполняются специальными заглушками. Данные и адреса передаются по каналу пакетами. Функции по их обработке возложены на контроллер, в состав которого входит мультиплексор-демультиплексор. Он производит операции упаковки и распаковки на границе между узким последовательным потоком данных в канале и более широким синхронным параллельным в самом контроллере.

Новшеством для технологии памяти стало использование в DRDRAM четырех режимов энергопотребления — активного (Active), ожидания (Standby), экономного (Nap) и сна (PowerDown). В первом режиме DRDRAM может мгновенно обработать запрос на передачу данных. Естественно, этот режим характеризуется самым высоким энергопотреблением. Режим Standby — это обычное состояние ожидания запроса. В нем находятся все устройства, не принимающие участия в передаче. В отличие от обычных систем памяти на основе DRAM, где все устройства, входящие в банк, потребляют энергию во время операций записи-чтения, в памяти типа Rambus это происходит только с одним устройством — остальные переходят в режим ожидания, являющийся основным. Режимы Nap и PowerDown еще более экономны. Между собой они разнятся уровнем потребления и скоростью перехода в активное состояние.

Микросхемы и модули

Емкость микросхем памяти традиционно измеряется в битах, а вот применительно к модулям используют байты (1 Мбайт = 8в1 Мбит). Обозначение 1 Мх4 означает, что данная микросхема может адресовать один мегабит ячеек, в каждой из которых может храниться 4 бита информации. Говорят также, что емкость такой микросхемы 4 Мбит. Как правило, емкость микросхем памяти растет с инкрементом 4. Дело в том, что добавление одной адресной линии позволяет увеличить количество строк (и столбцов) в матрице памяти вдвое, всего же ее размер возрастает вчетверо.

Каждый кристалл памяти (рис. 2) содержит ячейки, в которых может храниться несколько разрядов данных. Например, 16-Мбит кристалл может быть сконфигурирован как 4 Mбит x 4, 2 Mбит x 8 или 1 Mбит x 16, но во всех случаях его общая емкость равна 16 Mбит. Число разрядов на ячейку показывает, сколько бит передается одновременно при обращении к ней. Микросхемы памяти помещают в корпуса для поверхностного монтажа на печатных платах типа SOJ (Small Outline J-lead), TSOP (Thin Small Outline Package) или CSP (Chip Scale Package). Маркировка, нанесенная на корпус любой микросхемы, как правило, содержит специальные обозначения, включающие, например, страну, наименование (или логотип) фирмы-изготовителя, дату выпуска и т. п. Но самое главное — она несет в себе информацию о типе памяти, емкости, времени доступа и других архитектурных и технологических подробностях.

Рис. 2. Кристаллы памяти на подложке.

Элементы динамической памяти для первых персональных компьютеров конструктивно были выполнены в виде отдельных микросхем в корпусах типа DIP (Dual In line Package), которые устанавливались на системную плату в специальные посадочные места или распаивались. Затем на смену отдельным микросхемам пришли модули памяти типа SIPP (Single In line Pin Package), SIMM (Single In line Memory Module) и DIMM (Dual In line Memory Module). Эти модули представляют собой небольшие текстолитовые платы с печатным монтажом и установленными на них микросхемами памяти. Для подключения к системной плате на SIMM- и DIMM-модулях используется печатный («ножевой») разъем, а на SIPP-модулях — штыревой. SO DIMM (Small Outline DIMM) — это разновидность DIMM-модулей малого размера, предназначенная в первую очередь для портативных устройств. Наиболее часто встречаются 72- и 144-контактные модули (разрядность соответственно 32 и 64 бит).

Для современных модулей памяти используются многослойные печатные платы. Стандарты предъявляют специальные требования к слоям, расстоянию между дорожками и качеству разводки. Большинство печатных плат имеют четыре слоя (два сигнальных, питание и «масса»). Сигналы и питание и масса должны быть разведены по разным слоям. Отдельные фирмы-производители плат используют шестислойные печатные платы, где каждый сигнальный слой располагается между слоями массы и питания, что уменьшает возможность возникновения шумов и электромагнитных наводок между линиями.

У DIMM-модулей, в отличие от SIMM, контакты на противоположных сторонах платы электрически не связаны между собой. Это дает возможность практически вдвое увеличить количество выводов модуля. Сами микросхемы памяти также устанавливаются на плате с двух сторон. Стоит отметить, что по форм-фактору DIMM-модули DDR SDRAM отличаются от SDRAM: число контактов в них увеличилось со 168 до 184, а изменившееся положение ключа не позволяет вставить модули DIMM DDR в разъемы для SDRAM.

Модули DIMM подразделяются по напряжению питания и нагрузочной способности (буферизированные и небуферизированные). Модули с высокой нагрузочной способностью обычно применяются в системах с большим объемом памяти, так как из-за высокой электрической емкости модулей памяти время их подзарядки (а память нужно всегда подзаряжать, чтобы она не очистилась) становится очень большим, что приводит к потере тактов и вообще чревато ошибками. Буферные микросхемы сохраняют поступившие данные довольно быстро, освобождая контроллер от излишней нагрузки. Понятно, что из-за дополнительных задержек производительность такого рода памяти немного ниже. Первое поколение таких модулей носило название Buffered DIMM и использовалось с памятью типа FPM и EDO. Второе поколение DIMM позволило, наряду с памятью EDO и FPM, использовать SDRAM, а аналогом памяти Buffered для второго поколения стала так называемая память типа Registered. В качестве буферов обычно используются микросхемы приемопередающих устройств (шинных усилителей).

Для наиболее ответственных приложений, где цена ошибки очень высока, используются не обычные модули с проверкой на четность, а модули с коррекцией ошибок ECC (Error Correction Code). Напомним, что идея, лежащая в основе метода ECC, довольно проста — каждый разряд памяти входит более чем в одну контрольную сумму. Это требует увеличения числа контрольных разрядов, но дает возможность восстанавливать значение сбойного бита по несовпадающим контрольным суммам. Итак, ECC использует один разряд четности на байт информации для нахождения одиночных ошибок, а для исправления требуется 7 бит для 32- и 8 бит для 64-разрядной памяти. При этом легко обнаруживаются двойные ошибки.

Перспективной технологией предотвращения ошибок в памяти считается IBM Chipkill. При ее использовании отказ отдельной микросхемы, независимо от ее разрядности, не затронет более одного разряда в каком-либо из слов ECC. Например, в 4-разрядной микросхеме DRAM отдельные биты из всей четверки попадают в разные слова ECC, т. е. в разные адресные пространства памяти. Поэтому даже в случае полного отказа микросхемы количество ошибочных разрядов в словах ECC не превысит единицу, а такую ошибку механизм ECC устраняет автоматически.

Ни один современный модуль памяти не может обойтись без такого компонента, как микросхема SPD (Serial Presence Detect — последовательное определение наличия). Интерфейс последовательного детектирования, регламентированный на данный момент для всех модулей памяти форм-фактора SIMM/DIMM/RIMM, использует двухпроводной протокол управления системой (SMBus, System Management Bus). Протокол совместим со спецификацией Inter-IC (I2C или IIC), с его помощью простые микросхемы могут общаться с остальной частью системы. Принцип использования шины SMBus в случае SPD сводится к передаче данных от микросхемы ППЗУ (EEPROM), установленной на модуле, соответствующим регистрам контроллера памяти, находящегося в составе «северного» моста или концентратора контроллеров основных интерфейсов. Данные передаются через SMBus-интерфейс объединенного контроллера периферийных компонентов («южный» мост или концентратор контроллеров ввода-вывода) при помощи системного BIOS. Таким образом, система получает все необходимые данные о модуле и настраивается на оптимальный режим работы согласно записанным в микросхему SPD значениям. Все модули, поддерживающие схему последовательного детектирования, должны в обязательном порядке поддерживать операции записи страницы как минимум четырех последовательных адресов. Сама схема SPD характеризуется интерфейсным протоколом, размером карты программирования, типом используемых данных и содержанием. Интерфейсный протокол (SPD Interface Protocol) характеризует электрические, геометрические и физические параметры используемой микросхемы ППЗУ.