С6.6 Передовые методы создания напряжений

Напряжения были впервые введены в маршрут по технологии 90нм нормы. С тех пор напряжения является обязательным приемом, чтобы получить улучшения характеристик МОПТ, и включены во все последующие технологические нормы. Чтобы перенести большие напряжения в канал, технологии напряжений постоянно улучшаются и совершенствуются через последующие нормы. Концентрация германия в областях истока/стока пМОПТ постоянно увеличивается от 17% в технология 90нм нормы до 23% в 65 нм, что привело к 60-процентному росту напряжений в канале. В то же время в передовом процессе используется покрывающий слой Si₃N₄, увеличивающий напряжения в канале пМОПТ на 80%. Методы создания напряжений совместимы с технологией high-k диэлектрик/металлический затвор и были успешно интегрированы в процесс с 45нм технологической нормой, то есть в третьем поколении напряженного кремния. 

На международном совещании по электронным приборам (IEDM) в 2008 году корпорация Intel сообщила о своем втором поколении high-k диэлектрик/металлический затвор для 32-нм транзисторов. Четвертое поколение напряженной технологии позволило получать около 14% улучшения характеристик по сравнению с 45нм транзисторами. Эта техника позволила построить крупнейший SRAM (static random access memory – статическое ЗУПВ) с более чем 1,9 миллиардов транзисторов. Чтобы произвести более высокие напряжения в канале, несколько стрессоров объединяются. Четвертое поколение напряженной технологии включает в себя улучшенную технологию напряженных пленок для обоих п- и p-МОПТ. По сравнению к 45-нм технологической нормой, где были использованы двойные напряженные пленки с 1,5ГПа растягивающими и 2,8ГПа сжимающими напряжениями, в 32-нм норме представлены покрывающие слои с более чем 2ГПa растягивающими и 3,5ГПа сжимающими напряжениями. В сочетании с SiGe в областях истока/стока с высокой (около 30%) концентрацией германия, в канале создается одноосное напряжение около 1,5 ГПа. Замена металлическим затвором, или gate last процесс, когда поликремниевый затвор транзистора удаляется и позже заменяется на металлический затвор, позволяет производить еще более сильные одноосные сжимающие напряжения (рис. С6.17). Это позволяет получить высокие рабочие токи в 1,55 мА/мкм для пМОПТ и 1,21 мА/мкм для pМОПТ, как сообщалось для 32нм технологической нормы на конец 2008.

 

Рис. С6.17 Иллюстрация дополнительных сжимающих напряжений, вводимых gate-last process процессом [5, 44]

 

Для технологических норм меньше 32нм затвор становится менее 30нм, и необходимо улучшать контроль канала затвором. Хотя альтернативные материалы канала с улучшенными транспортными свойствами могут быть ключом к продлению технологии планарных транзисторов, многозатворные FinFETs и КНИ технологии с ультратонким телом обеспечивают лучший контроль канала и таким образом, рассматриваются в качестве реальных кандидатов на следующие поколения технологических норм.

Хотя процесс внедрения глобального напряжения выращиванием кремния на релаксированной подложке SiGe не получил высокой оценки в промышленности, но подсказал введение метода, называемого компанией IBM методом обратного встраивания SiGe (a reverse-embedded SiGe approach). Это техника использует скрытый кремний-германиевый слой, чтобы вызвать растягивающие напряжения в п-канальных КНИ транзисторах. В методе обратного встраивания SiGe пМОПТ изготавливается на SiGe областях сток/исток pМОПТ после последующего роста кремния. SiGe, который обычно используется для создания сжимающих напряжений в pМОПТ, очень эффективен для придания растягивающих напряжений примерно 400MПa в п-канале, что приводит к 15% увеличению рабочего тока.

Заключение

    Необходимо, прежде всего, отметить, что за последние годы техника увеличения величины подвижности получила дальнейшее мощное развитие. Примером может служить работа [13], где, используя аддитивность одновременного воздействия различных методов введения напряжения, удалось получить увеличение подвижности дырок на 200%. О таком же удачном сочетании различной техники введения напряжения можно узнать из работы [14]. В этом исследовании разработчики использовали: растягивающие и сжимающие нитридные пленки, внедрение SiGe в области истока/стока, метод запоминания напряжения. И все это на основе КНИ структур. Удалось не только получить увеличение подвижности электронов и дырок вообще, а еще достичь значительного снижения разницы между подвижностью дырок и электронов в КМОП структуре, что очень важно во всех схемотехнических решениях.

Полученные результаты в части улучшения параметров МДПТ и КМОП с технологическими нормами 90-65 нм с помощью введения механического напряжения в канал привели к интересному последствию общего характера. Имеется в виду отказ авторов ITRS-2005(2006), при описании (предсказании) параметров очередного поколения полупроводниковых приборов ограничиваться просто указанием технологической нормы. Ранее было ясно, что транзистор 65нм должен быть лучше, чем таковой для 90нм. Теперь, повышение подвижности с применением локальных механических напряжений, использование металлических затворов и диэлектриков с высокой диэлектрической проницаемостью, а также применение КНИ структур, позволяют получить более высокие параметры для транзисторов большего размера. ITRS предлагает не ссылаться только на технологическую норму, а приводить специфические свойства прибора данного этапа масштабирования.

Ярким примером такой тенденции является анонсированная в конце 2007 года 45нм структура КМОП фирмы Intel. В ней практически предполагается использование всех перечисленных новых технологических достижений, которые подробно упоминаютcя в качестве характеристики этого прибора [15].

Из изложенного выше ясно, что локальные механические напряжения, вызывающие деформацию кристаллической решетки полупроводника, приводят к изменению подвижности носителей заряда. При правильном выборе величины, знака и направления этого воздействия можно получить значительное увеличение подвижности носителей заряда в области воздействии напряжения.

Это явление в настоящее время широко используется в технологии МДПТ и КМОП-структур [16,17].

Литература

1. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов, Москва: Техносфера, 2011.

1. Орликовский А.А. Кремниевая транзисторная наноэлектроника. Известия вузов. Электроника. 2006. № 5. C. 35-44.

2. Skotnicki Т., Monfray S. Materials and MOS device architectures for sub - 32 nm CMOS nodes ICMNE-2997 Oct. 1-5, 2007, Moscow-Zvenigorod, Russian. P. Ll-01.

4. Неизвестный И.Г., Гридчин В.А. Использование напряженного кремния в МДП-транзисторах и КМОП-структурах.. Микроэлектроника, 2009, том 38, №2, с.83-98.

5. Smith C.S. Piezoresistance Effect in Germanium and Silicon // Phys. Rev. 1954,V. 94. № 1. P. 4249.

6. 6. Arghani R. et al. Strain Engineering in Non - Volatile Memories. Sem. Intern. April 2006, р.32.

7. Но S. et al. Mechanical stress effect of etch -stop nitride and its impact on deep submicron transistor design. IEDM Tech. Dig. Dec. 2000.

8. Yang Y.S. et al. IEDM Tech. Dig., Dec. 2004. P. 1075-78.

9. Shimitzu A. et al. Local mechanical-stress control (LMC): A new technique for CMOS-performance en­hancement. IEDM Tech. Dig. Dec. 2003.

10. Ota K. et al. Novel Locally Strained Technique for Per-formanxe 55nm CMOS. IEDM Tech. Dig. Dec. 2002. P. 27-30.

11. Chen C.H. et al. VLSI Simpos. June. 2004. P. 56-57.

12.. Victor Chan et al. Strain for CMOS performance Improvement IEEE 2005 Custom Integrated Circuits conference.

13. Washington L. et al. p-MOSFET with 200% Mobility Enhancement Induced by Multiple Stressors // IEEE Electron Dev, Lett. June. 2006. V. 27. №

14. Horstmann M. et al. Integration and Optimization of Embedded – SiGe, Compressive and Tensile Stressed Liner Films, and Stress Memorization in Advanced SOI CMOS Technologies // IEDM Tech. Dig. Dec. 2005. Report 5. Session 10.

15. James D. Strained silicon to high-k and metal gate // Sol. St. Tech. Nov. 2007.

16. Sverdlov V. Strain-Induced Effect in Advanced MOSFETs, Springer-Verlag/Vien, 2011.

17. Scotnicki T., Fenouillet-Beranger C., Gallon C. at al. Innovative Materials, Devices, and CMOS Technologies for Low-Power Mobile Multimedia, IEEE Transaction on Electron Devices, 2008, v.55, №1,pp.96-128.

 

Задание на СРС

1. Ознакомиться с методические указаниями студентам по изучению дисциплины «Физика наноразмерных полупроводниковых структур» (Приложение 2).

2. Для лучшего усвоения материала рекомендуется восстановить в памяти сведения, связанные со строением энергетических зон кремния и понятием эффективной массы электронов и дырок, например, по книгам К.В. Шалимова «Физика полупроводников», (гл.2) или Ю.А. Парменов, «Физика полупроводников», М.: МИЭТ, 2002, с.19-56.

3. Самостоятельно изучить главу IV (стр. 104-111) работы [17] из списка литературы (текст работы взять у преподавателя). Обратить особое внимание на Таблицу 111 (влияние напряжений на подвижность).

 

 

[1]  - греческая буква «хи»