Глава 1. Проектирование топологии заказных КМОП БИС

Содержание

Глава 1. Проектирование топологии заказных КМОП БИС.. 1

Глава 2. Минимальные размеры и минимальные зазоры. 6

2.1 Промежуточная форма представления данных (CIF2.0) для описания топологии БИС.. 7

2.2 Спецификация топологического слоя. 8

2.3 Топология инвертора по КМОП-технологии. 11

Глава 3. Основные элементы конструкции топологии заказных КМОП БИС с одним слоем металлизации. 13

 

 

Глава 2. Минимальные размеры и минимальные зазоры.

Выберем в качестве основной единицы измерения расстояния масштабную величину (лямбда). В масштабируемой КМОП-технологии (SCMOS) топология схемы рисуется в соответствии с лямбда-методологией. Единица измерения масштабируется в соответствии с изменением технологии в сторону уменьшения размеров, что позволяет избежать повторного проектирования топологии кристалла. Для типичного КМОП технологического процесса изготовления кристалла масштабируется в диапазоне от 2 до 0,6 мкм (табл. 1).

Таблица 1. Характерные значения l в масштабируемой КМОП-технологии

Фирма- изготовитель	Технологический процесс	Лямбда, мкм
Orbit	2 мкм n-карман	1
Orbit	2 мкм p-карман	1
AMI	1,5 мкм n-карман	0,8
Orbit	1,2 мкм n-карман	0,6

 

Конструкторско-технологические требования (КТТ) на процесс изготовления кристалла накладывают топологические ограничения, которые должны быть учтены при проектировании топологического рисунка ИС, например, требования минимальной ширины объектов, допустимых технологией, требования на точные размеры объектов, требования на минимальные зазоры.

 

 

Содержание

Глава 1. Проектирование топологии заказных КМОП БИС.. 1

Глава 2. Минимальные размеры и минимальные зазоры. 6

2.1 Промежуточная форма представления данных (CIF2.0) для описания топологии БИС.. 7

2.2 Спецификация топологического слоя. 8

2.3 Топология инвертора по КМОП-технологии. 11

Глава 3. Основные элементы конструкции топологии заказных КМОП БИС с одним слоем металлизации. 13

 

 

Глава 1. Проектирование топологии заказных КМОП БИС

В мире интерес к заказным БИС достаточно велик, и год от года он продолжает неуклонно расти. Наблюдается активное смещение "центра тяжести" в сторону изделий системного уровня интеграции, когда в кристалл интегрируется стандартное фиксированное ядро массового применения (микроконтроллер, драйвер, периферийные контроллеры, массивы памяти и так далее).

Специфика разработки заказной БИС требует конструирования кристалла полностью "с пустого места" - без предварительной подготовки базовых технологических слоев, специально сконструированных элементов и функциональных макроблоков, возникает необходимость проектировать единые маски для всех технологических слоев. Разработка физических библиотечных элементов - топологий цифровых схем - и ручное уплотнение библиотеки ячеек имеют важное значение, так как позволяют повысить кремниевую эффективность (уменьшить площадь кристалла).При этом заказчик является владельцем как конечного продукта, так и заложенной в него идеи и, следовательно, несет всю тяжесть и ответственность принятия решения. Именно поэтому высокие требования предъявляют к качеству подготовки инженеров - разработчиков заказных БИС. Фирма-производитель готовых микросхем выступает как исполнитель идеи проекта, которую приносит заказчик.

С повышением степени интеграции общая тенденция проектирования цифровых БИС будет заключаться в стирании существующих различий между этапами чисто "логического" и "схемотехнического" проектирования - будут использоваться новые методы разработки на основе более высокой степени абстракции, с использованием современных САПР, и новые методы структурной организации БИС, таких как "система на кристалле".

Так, для специалистов по БИС понятие однокристальной системы - SoC (Systemonchip) - означает использование для интеграции в проект внутренних, внешних продуктов заказчика, то есть размещение на одном кристалле фиксированного сложного микропроцессорного ядра, включая оперативную память для хранения программ и данных, а также достаточного обьема программируемой логики для специализации кристалла пользователем под конкретную задачу.

Стандартные изделия класса SoC обеспечивают комбинацию гибкости проектирования и скорости выхода конечной продукции на рынок без привлечения значительных инвестиций на начальном этапе.Обязательным условием реализации этих тенденций будет являться непрерывное усложнение объектов схемотехники, а также совмещение аналоговых и цифровых функций. Использование более эффективных схемотехнических решений по сравнению с традиционными позволяет в большинстве случаев обеспечить достижение более высоких технических параметров БИС быстрее и с меньшими затратами, чем этого можно ожидать при совершенствовании технологии изготовления БИС.

Существует важная задача проектирования БИС - разработка топологий интегральных схем. Крупные компании используют продукцию Cadence и Mentor для разработки топологии, однако ориентировочная цена рабочего места здесь составляет сотни тысяч долларов. Большинство мелких фирм использует программы СТАЛКЕР и GLE, которые были разработаны еще под DOS и за последние несколько лет не обновлялись. Параллельно группой российских и украинских программистов компании ОТ-ТОSoftwareGroup была разработана система верификации топологий ОТ-ТО и редактор топологий ОТ-ТО 2000, призванные заменить старые программы. Этот пакет занял пустующую нишу "средних" САПР для проектирования БИС и очень удачно вписался в существующую рыночную ситуацию.

 Наибольшую популярность у российских разработчиков БИС для разработки топологических библиотек завоевал топологический редактор LTanner из САПР Tanner EDA.Для воплощения схемотехнического решения в кремний требуется фактически редактор топологии, средства размещения и трассировки блоков, контроль геометрических (DRC) и электрических (ERC) проектных норм, сравнение топологической реализации схемы с исходным описанием (LVS), - такие возможности дает САПР Tanner EDA.

Далее кристаллы наполняются конечной физической топологией, информация записывается в формате GDSII и передается на завод-изготовитель. Завод изготавливает набор физических шаблонов и воплощает изделие в кремнии на своем оборудовании. Ответственность за функциональные характеристики БИС полностью лежит на разработчике БИС, в то время как завод гарантирует качество технологического процесса.

Топология БИС - множество геометрических фигур, расположенных в различных топологических слоях. Топологические слои объединяют фигуры, которые будут перенесены на один фотошаблон. Некоторое множество фигур в одном или в нескольких топологических слоях объединяются в топологическую группу. Топологическая группа кроме геометрических фигур может содержать в себе ссылки на другие группы, формируя иерархическое описание топологии БИС.

Топологический редактор позволяет либо непосредственно строить топологию, либо формировать ее из стандартных ячеек, содержащихся в библиотеке. Используя базу данных, редактор позволяет редактировать топологию ячеек в соответствии с конкретными требованиями. После разработки топологии отдельных фрагментов с помощью соответствующей программы в диалоговом режиме осуществляется их размещение и трассировка межсоединений.

После ввода описания топологии осуществляется ее верификация. Программа контроля проектных норм работает непосредственно с топологией. Контроль осуществляется автоматически по значениям конструкторско-технологических требований (DRC-контроль) для используемой КМОП-технологии. Любые нарушения ограничений помечаются непосредственно на изображении топологии, выводимом на экран дисплея.

После завершения DRC-контроля программа восстановления электрической схемы (LVS) преобразует описание топологии в описание электрической схемы в виде таблицы цепей (например, текстовое описание в Spice-формате). Эта таблица передается в блок верификации логических и электрических схем, где проводится перекрестная проверка описанной схемы на логическом и топологическом уровнях, а также повторное моделирование и верификация временных параметров. Таблица передается в программу контроля электрических проектных норм (ERC-контроль). Эта программа дополнительно использует еще и значения параметров транзисторов, полученные при восстановлении электрической схемы из топологии. В результате ее работы идентифицируются все нераспознанные или неправильно соединенные элементы, а также все нарушения электрических проектных норм.

Маршрут проектирования завершается преобразованием формата проектного файла в промежуточную форму, используемую для передачи проекта на кремниевые фабрики, например, CIF-формат.Топологическая группа может включать фигуры (примитивы) следующих типов: ортогональный прямоугольник, многоугольник (со сторонами под углами, кратными 45 град.), шина (со сторонами под углами, кратными 45 град.), экспозиция (наклонный прямоугольник с произвольным (кратным 0,1 град.) углом наклона сторон), текст, линия. Примитивы первых четырех типов имеют замкнутый контур и формируют рисунок на фотошаблоне.

 Примитивы типа текст и линия рисунка на фотошаблоне не формируют, они предназначены для создания поясняющих надписей и рисунков в топологии.Привязки групп могут быть двух типов - ячейки и итерации. Ячейка описывает единичную ссылку на группу. Итерация обеспечивает множественное обращение к ссылаемой группе в виде матрицы с заданным шагом и количеством повторений по осям координат.Топологическая группа имеет уникальное имя, каждый топологический слой имеет номер.Топологический чертеж является связующим звеном между проектировщиком и изготовителем БИС.

Проектирование топологии - процесс преобразования электрической или логической схемы в описание послойной реализации схемных компонентов (транзисторов, диодов, резисторов) и связей между ними в многослойной интегральной структуре. Известен типовой технологический процесс и заданы конструкторско-технологические ограничения.Верификация топологии включает в себя контроль проектных норм, экстракцию (восстановление) электрической схемы из описания топологии, сравнение с исходной схемой и средства анализа найденных нарушений.

Главная цель разработки топологии КМОП БИС заключается в эффективном использовании площади кристалла. Однако необходимо учитывать, что характеристики КПОП БИС, в частности, динамические, сильно зависят от паразитных емкостей и сопротивлений, определяемых топологией. Поэтому необходимо принимать компромиссные решения, которые учитывали бы оптимальное использование площади и получение хороших характеристик ИС. В КМОП БИС обычно используются прямоугольные конфигурации транзисторов, отличающиеся лишь различными отношениями ширины к длине канала, в зависимости от требуемого значения крутизны характеристик транзистора.