Разработка микропроцессорного управляемого генератора специальных сигналов

Способов реализации микропроцессорных генераторов можно привести достаточно много. Допустим, можно реализовать ввод кода задания частоты для данного управляемого генератора вместе с выдачей сигнала запроса на прерывание на микропроцессор, собрав дополнительно блок формирования и обработки прерываний. При этом микропроцессор не будет занимать процессорное время на процедуры опроса входных сигналов, а реагировать лишь по запросу инициатора (например, внешнего устройства формирующего код задания). Однако при инженерном подходе разработки любых устройств, тем более выполняющих задачи управления, следует четко определить необходимость применения тех или иных схемных решений для поставленной задачи. Не стоит нагромождать устройство лишними блоками, отказавшись от которых можно достаточно сильно упростить систему и совсем незначительно проиграть в функциональности. Также следует отметить, что в данном курсовом проекте не будет реализовано одно из требований технического задания: адресация входного и выходных портов, т. к. для решения данной задачи требуются дополнительные устройства (например, ППИ), ввод которых в данную систему нерационален.

 

3.1. Разработка блок-схемы микропроцессорного управляемого генератора специальных сигналов

Наиболее часто встречаемая блок – схема микропроцессорного генератора специальных сигналов приведена на рис. 3.1.

Выходная аналоговая величина

Код частоты

      

Рис. 3.1 –   Блок –схема микропроцессорного управляемого генератора специальных сигналов.

 

Код частоты поступает в порт ввода, который управляется сигналами миркопроцессора. Затем из порта ввода код частоты поступает в ОЭВМ, где в соответствии с кодом частоты из памяти данных читается константа временной задержки.

Через промежутки времени, определяемые константой временной задержки, ОЭВМ читает из памяти данных значения, соответствующие данному шагу генерации выходного сигнала, и выводит их в порт вывода. Затем выходная величина поступает в ЦАП, где она преобразовывается в аналоговый формат.

Наиболее подробно, с учетом заданной в техническом задании ОЭВМ, блок – схема микропроцессорной системы представлена на рис. 3.2.

Рис. 3.2 – Блок- схема микропроцессорного управляемого генератора специальных сигналов

Структурная схема микропроцессорного управляемого генератора специальных сигналов, приведенная на рис. 3.2, включает следующие блоки:

- ОЭВМ (однокристальная ЭВМ) – БИС, в состав которой входит процессор, системный контроллер, порты ввода/вывода, таймер. Предназначена для использования в качестве микроконтроллера, для которого требуются короткие программы, небольшой объем памяти для переменных и ограниченные возможности по вводу/выводу информации. ОЭВМ является основной функциональной единицей микропроцессорной системы и предназначена для управления функциональными блоками данной системы, а также для выполнения арифметических и логических операций в соответствии с заданным алгоритмом управляющей программы, которая храниться в ПЗУ. В данном курсовом проекте используется ОЭВМ 1816ВЕ35.

- Кварцевый резонатор – электромеханическое устройство, основой которого является пьезоэлектрический элемент, изготовленный из кристаллов кварца. Резонатор обеспечивает синхронизацию всех процессов, происходящих в микропроцессорной системе.

- БШУ – буфер шины управления, необходим для нормальной работы устройств, подключаемых к ОЭВМ.

- БША – буфер шины адреса.

- БШД – буфер шины данных.

- БША, БШД, БШУ могут быть использованы как усилители шин, тем самым, увеличивая нагрузочную способность шин.

- ПЗУ – постоянное запоминающее устройство. В данной системе используется в качестве внешней памяти команд и данных.

- ЦАП – цифро-аналоговый преобразователь. Он предназначен для преобразования  цифрового выхода в аналоговый формат (в нашем случае, в напряжение).

- Также в системе присутствуют устройство ввода и устройство вывода (УВ), необходимые для задания кода частоты и получения значения функции.

 

 

3.2. Разработка принципиальной схемы микропроцессорного управляемого генератора специальных сигналов

В качестве ОЭВМ, согласно техническому заданию, будем использовать ОЭВМ 1816ВЕ35. Данная ОЭВМ выполнена по n – канальной МОП – технологии, что обусловило следующие ограничения: уровень интеграции до 18 тысяч транзисторов на кристалле, частота следования тактовых сигналов – 6,0 МГц, объем внутренней памяти данных ОЗУ – 64 байта. ША 12 разрядная, 27 линий ввода/вывода, 8 разрядный таймер - счетчик событий, имеется возможность расширения [6].

К особенностям архитектуры относят:

1. Логическое и физическое разделение памяти для хранения команд программ и памяти для хранения данных. 

 2. Архитектура позволяет наращивать объем памяти команд и данных.

 3. Расширение средств ввода/вывода за счет подключения  расширителей.

ОЭВМ включает дешифратор команд (ДШК), арифметико-логическое устройство, аккумулятор, который используется во всех пересылках, 12 разрядный программный счетчик.

В таблице 3.1 приведем символические имена выводов корпуса ОЭВМ 1816ВЕ35 и краткие пояснения их назначения [4].

 

Таблица 3.1

 

Имена выводов корпуса ОЭВМ 1816ВЕ35 и краткие пояснения их назначения

 

Обозначение выводов	Функциональное назначение
GND (ОБЩ)	потенциал земли
+5V (+5В)	напряжение питания +5В, подается во время работы и при программировании
PROG (ПРОГ)	вход для подачи программирующего импульса, выход стробирующего сигнала для БИС расширителя ввода/вывода
X1	подключение кварца
X2
RS (СБР)	выход сигнала общего сброса
SS (ШАГ)	вход, используемый совместно с сигналом ALE для организации пошагового выполнения программ
PSEN (РВПП)	разрешение внешней памяти программ, сигнал выдается только при обращении к внешней памяти программ
ALE (САВП)	строб адреса внешней памяти
RD (ЧТ)	стробирующий сигнал при чтении из внешней памяти данных
WR (ЗП)	стробирующий сигнал при записи во внешнюю память данных
T0	входные сигналы, опрашиваемые по командам условного перехода
T1
INT (ЗПР)	сигнал запроса прерывания от внешнего устройства
EA (ОРПП)	включение/выключение внутренней памяти ПЗУ
P1 (Порт 1)	8- ми битный квазидвунапрявленный порт ввода/вывода информации
P2 (Порт Р)	8- ми битный квазидвунапрявленный порт ввода/вывода информации
BUS (Порт DB)	двунаправленный порт, выдача младших восьми разрядов адреса и передачи данных при подключении к ОЭВМ внешней памяти. Если внешней памяти нет, то может быть использована как порт ввода/вывода. Линии этого канала могут быть входными и выходными только одновременно.

 

 

Разработку полной принципиальной схемы с целью упрощения и большей понятности будем выполнять поэтапно.

 

 

3.2.1. Подключение кварцевого резонатора к ОЭВМ 1816ВЕ35

 

Как уже отмечалось, кварцевый резонатор необходим для синхронизации процессов, происходящих в микропроцессорной системе.

Выберем отечественный резонатор М1 ГОСТ 6503 – 75. Это резонатор с миниатюрным герметизированным корпусом для вертикального монтажа (вид герметизации - пайка), он имеет жесткие выводы, предназначенные для разъемных соединений. Частота резонатора от 4 до 300 МГц. На рис. 3.3 приведена схема подключения кварцевого резонатора к ОЭВМ 1816ВЕ35.

 

Рис. 3.3 – Схема подключения кварцевого резонатора к ОЭВМ 1816ВЕ35

 

3.2.2. Подключение шинных формирователей к ОЭВМ 1816ВЕ35

 

Шинные формирователи (ШФ) могут быть использованы как усилители шин адреса и данных, а также как формирователи направления передачи адреса и данных в процессе выполнения любого машинного цикла. В курсовом проекте будем использовать отечественные восьмиразрядные ШФ К580ВА86.Назначение выводов ШФ представлено в таблице 3.2 [5].

Таблица 3.2

 

Назначение выводов ШФ К580ВА86

Обозначение выводов	Функциональное назначение
А0 – А7	входы/выходы двунаправленной 8-и разрядной шины данных канала A
В0 – В7	входы/выходы двунаправленной 8-и разрядной шины данных канала B
ОЕ	разрешение передачи
Т	выбор направления передачи: ОЕ = 0, Т = 0 –> А → В; ОЕ = 0, Т = 1 –> В → А; ОЕ = 1, Т = 0 или 1 –> А и В в третьем состоянии.

 Схема подключения ШФ к ОЭВМ 1816ВЕ35 приведена на рис. 3.4

Рис. 3.4 – Схема подключения шинных формирователей к ЦПЭ

 

Оба кристалла должны быть постоянно включены, поэтому на входе ОЕ всегда присутствует логическая единица, но т. к. вход разрешения передачи инверсный, то он подключен на общий провод.

Направление передачи ШФ DD5 всегда одинаково: с канала А к каналу В (с порта Р1 в память данных), поэтому по входу Т имеем значение логической единицы. Направление передачи ШФ DD11 определяется сигналом , который формируется  при чтении памяти данных.

 

 

3.2.3. Подключение внешней памяти команд к ОЭВМ 1816ВЕ35

 

Все обращения к внешней памяти команд не сопровождаются никакими внешними сигналами, кроме сигнала ALE, который вырабатывается независимо от режима работы ОЭВМ и является идентификатором машинного цикла. При обращении к внешней памяти команд содержимое двенадцатиразрядного программного счетчика выводится на восьмиразрядный порт BUS (младшие разряды адреса) и остальные четыре разряда адреса выводятся на четыре младшие разряда порта Р2. Сигнал ALE задним фронтом фиксирует выставленный адрес. Сигнал PSEN сигнализирует о чтении байта из внешней памяти команд. Роль шины данных при работе с внешней памятью команд выполняет порт BUS [5].

Для подключения внешней памяти команд воспользуемся многорежимным буферным регистром (МБР) К1533ИР22. Это восьмиразрядный параллельный регистр. Назначение выводов  МБР К1533ИР22 приведено в таблице 3.3.

Таблица 3.3

Назначение выводов МБР К1533ИР22

 

Обозначение выводов	Функциональное назначение
D1 – D8	Входы однонаправленной 8-и разрядной шины данных канала D
Q1 – Q8	Выходы однонаправленной 8-и разрядной шины данных канала Q
	Выбор режима
С	Синхросигнал

 

Когда вход  (выбор режима) МБР имеет высокий уровень, выходы Q будут закрыты. Запись информации в линейку триггеров МБР будет производиться по стробирующему сигналу С. При подаче на вход  сигнала низкого уровня информация будет выдаваться на выходы МБР.

В нашем случае на вход  всегда будем подавать низкий уровень, а в качестве стробирующего импульса выберем сигнал ALE – строб адреса внешней памяти. Схема подключения МБР К1533ИР22 к ОЭВМ приведена на рис. 3.5.

 

 

Рис 3.5 - Схема подключения внешней памяти команд

 

Как видно из рис. 3.5 в качестве памяти команд было выбрано постоянное запоминающее устройство (ПЗУ) 556РТ17. Это  однократно программируемое ПЗУ, с нихромовыми перемычками, которые пережигаются при программировании и не восстанавливаются. Назначение выводов ПЗУ приведено в таблице 3.4.

 

Таблица 3.4

 

Назначение выводов ПЗУ 556РТ17

 

Обозначение выводов	Функциональное назначение
A0 – A8	9-ти разрядная шина адреса
D0 – D7	8-ми разрядная информационная шина
,	Выбор кристалла инверсные сигналы
СS1, CS2	Выбор кристалла прямые сигналы
Uprg	Напряжение для программирования
GND	Потенциал земли
+5В	Напряжение питания +5В

 

Из имеющихся 512 байт будут задействованы лишь 256, на незадействованный старший разряд будем постоянно подавать 0. Вход напряжения программирования использовать не будем. Схема выбирается при наличии единиц на двух прямых входа CS и наличия нулей на двух инверсных входах . Поэтому на входы CS1 и CS2 будем постоянно подавать напряжение логической единицы, вход  соединим с общим проводом, а вход 4 с выходом  ОЭВМ, т. о. обращаться к кристаллу мы будем только при чтении из внешней памяти команд.

Выводы GND и +5V подключим на землю и +5В соответственно. Схема подключения внешней памяти команд приведена на рис. 3.5.

 

 

3.2.4. Подключение устройства ввода к ОЭВМ 1816ВЕ35

 

В качестве устройства ввода будем использовать МБР К1533ИР22 и ПЗУ 556РТ17, обращение к которым будет осуществляться как обращение к внешней памяти команд.

МБР будет использован для создания такого элемента микропроцессорной системы как восьмиразрядный параллельный входной порт (внешнее устройство ввода). Принять информацию с такого порта достаточно просто, что является плюсом при его использовании. Прием осуществляется командой INS <порт>.

 На входы D МБР  подадим сигналы с ВНУ (внешнее устройство), а выходы Q МБР соединим с ПЗУ.

 Запись информации в линейку триггеров МБР будем осуществлять по сигналу , который формируется ОЭВМ при чтении из внешней памяти данных. Этим же сигналом будем подключать ПЗУ. При чтении из ВНУ также будем использовать порт BUS.

Подключение устройства ввода изображено на рис. 3.6.

 

 

 

Рис. 3.6 – Схема подключения устройства ввода

 

 

3.2.5. Подключение устройства вывода к ОЭВМ 1816ВЕ35

 

 

В качестве устройства вывода будем использовать ПЗУ. Т.к. по заданию необходимо выдавать 256 точек за период и, соответственно, входная величина изменяется с шагом 1/256, то выходная величина будет задаваться двенадцатью разрядами, поэтому воспользуемся двумя ПЗУ 556РТ17, работа с которыми будет осуществляться как с внешней памятью. Оба кристалла можно оставить постоянно включенными. Схема подключения ПЗУ 556РТ17 приведена на рис. 3.7.

Рис. 3.7 – Схема подключения устройства вывода

 

В ПЗУ 556РТ17 DD10 будем хранить дробную часть выходной величины, а в ПЗУ 556РТ17 DD4 целую часть (четыре младших разряда задействуем под целую часть).

 

3.2.6. Подключение ЦАП

 

Согласно техническому заданию выходную функцию необходимо представить в аналоговом формате, поэтому в данной работе использована микросхема 12-и разрядного  биполярного цифро-аналогового преобразователя (ЦАП) К1108ПА1.  

На цифровые входы D₀-D₁₁ ЦАП поданы сигналы с шины выходных ПЗУ.       Используемая микросхема ЦАП имеет токовый выход, поэтому для преобразования токового сигнала в выходное напряжение использован внешний операционный усилитель КР544УД8.

Схема подключения ЦАП приведена на рис. 3.8 [7].

Рис. 3.8 – Схема порключения ЦАП

 

На вход ЦАП подается выходной код, формируемый памятью данных констант генерирования сигнала. Выход ЦАПа подключается к ОУ по стандартной схеме включения, для однополярного сигнала. Опорное напряжение можно задавать в диапазоне от 2,2 до 10,5В [7].

 

 

3.2.7. Принципиальная схема

 

Исходя из всего вышеперечисленного разрабатывалась принципиальная схема генератора, разработка происходила с помощью  программы PCAD-2001. Полная схема представлена в Приложении Б. Схема выполнена на формате A4x3. В данном микропроцессорном устройстве для его нормального функционирования использовались резисторы МЛТ-0,125-1к  10% ОЖО.467.034. ТУ.

 

3.3. Разработка программы для микропроцессорного управляемого генератора специальных сигналов

Создание алгоритма будет производиться с учетом принципиальной схемы устройства, разработанного в пункте 3.2.

Программа управляемого генератора специальных сигналов должна циклически выполнять следующие действия:

- прочитать константу временной задержки, соответствующую заданной частоте с порта BUS;

- последовательно вывести на порт Р1 значения от 0 до 255 с интервалом, определяемым константой временной задержки.

Требования к размерам программы определяются следующим:

- минимальное время генерации одного периода сигнала равно

1/100Гц=10 мс;

-максимальное время генерации одного периода сигнала равно

1/1Гц=1с.

Тогда время выполнения одного цикла вывода точки на порт Р1 должно быть:

- минимальное: 10мс/256=39,1 мкс, что соответствует 16 машинным циклам.

- максимальное: 1с/256=39,1×10⁴с.

 

3.3.1. Блок – схема программы

 

Блок – схема программы генератора специальных сигналов приведена на рис. 3.9.

 

Рис. 3.9 – Блок – схема программы генератора специальных сигналов

 

3.3.2.Листинг программы

 

Разработка программы проводилась с помощью программы Prokus48.exe.

Мнемокоды программы и машинные коды приведены в таблице 3. 5.

Таблица 3.5

Программа генератора специальных сигналов

 

Адрес	Код	Метка	Мнемокод	Комментарий
000	B9		MOV R1,#00	;в регистр R1 кладем 00H
001	00
002	08	M2:	INS A,BUS	;в аккумулятор помещаем данные с порта BUS
003	A8		MOV R0,A	;в регистр R0 помещаем данные из аккумулятора
004	F9	M3:	MOV A,R1
005	39		OUTL P1,A	;пересылка аккумулятора в порт Р1
006	F8		MOV A,R0
007	07	M1:	DEC A	;декремент аккумулятора
008	00		NOP
009	00		NOP
00А	00		NOP
00B	96		JNZ M1	;переход на метку М1, если в аккумуляторе не ноль
00C	07
00D	19		INC R1	;инкремент регистра R1
00E	F9		MOV A,R1
00F	C6		JZ M2	; переход на метку М2, если в аккумуляторе ноль
010	02
011	00		NOP
012	96		JNZ M3	;переход на метку М3, если в аккумуляторе не ноль
013	04

В данной программе регистр R0 используется для хранения значения временной задержки, а регистр R1 для хранения номера шага (от 0 до 255).

В самом начале работы программы кладем в регистр R1 00h.Данную опереацию выполняем единожды, поэтому она практически не влияет на время работы программы. Затем в регистр R0 помещается значение временной задержки, а на порт Р1 выводится номер шага генерирования синала. Это число является адресом ячеек памяти ПЗУ констант генерирования сигнала. Выведеное на порт Р1 число буфферизируется в порте, и на ПЗУ постоянно поступает адрес текущего шага генерирования. На выходе ПЗУ формируется выходной код, который поступает на ЦАП.

Машинные коды, приведенные в таблице 3.5 следует хранить в ПЗУ команд, на принципиальной схеме обозначенном DD3 с нулевого адреса.

 

3.3.3. Расчет констант, хранимых в ПЗУ данных

В данном курсовом проекте будет две базы для хранения констант: база для хранения значений временной задержки и база для хранеия выходных величин, подаваемых на ЦАП.

По техническому заданию входная величина задается шестью разрядами, т. е. на вход спроектированного устройства будут подаваться последовательность нулей и единиц (всего 6 цифр). Данный входной код можно по всем правилам преобразовать в шестнадцатиричный и рассчитать время задержки. Но при таком подходе, мы получим достаточно большие погрешности в интервале частот от 60 Гц и выше. Чтобы избежать погрешностей, можно поступить следующим образом: расчитать таблицу соответствий кодов и частот. Каждому двоичному коду будет соответствовать определенная частота, т. о., мы избавим себя от расчета погрешностей.

Как уже было сказано выше, минимальное время генерации одной точки сигнала примерно равно 40мкс, а максимальное – 4мс. Так как время одного машинного цикла микропроцессора 1816ВЕ48 равно 2,5 мкс (что соответстует частоте 2МГц), то для вывода одной точки на порт Р1 минимальное количество машинных циклов должно быть равно 16-17 (40мкс/2,5мкс), а максимальное – 1562 (4мс/2,5мкс).

Исходя из этого, мы можем получить маленький шаг генерации сигнала на низких частотах и большой  на высоких. Поэтому разобьем диапазон частот на два участка:

- 1-7 Гц;

- 7-100 Гц.

Первый диапазон частот зададим с шагом 0,2 Гц (код 0-31), а второй в соответствии с управляющей программой, вернее в соответствии с приращением времени задержки на 1 период цикла задержки.

Тогда для первого диапазона число проходов по циклу задержки будет расчитано по формуле:

(1/(f*256*0.0000025)-11)/6,

где

f – генерируемая частота;

256 – количество значений, выдаваемое за один период;

2,5мкс – время одного машинного цикла микропроцессора;

11 – количество машинных циклов в управляющей программе, добавляющих                             определенное время;

6 – количество машинных циклов, формирующих задержку времени.

Для второго диапазона число проходов по цику определяется следующим образом, максимальной частоте соответствует один проход по циклу, предыдущей частоте два прохода и т. д.

Коды и соответствующие им частоты приведены в приложении В, также в этом приложении приведен листинг программы расчета временных задержек, написанной в С++. Временные задержки следует записать в ПЗУ, на принципиальной схеме обозначенном DD8, с нулевого адреса. Dump памяти также приведен в приложении В.

Произведем расчет констант, хранимых в ПЗУ данных DD4 и DD10. В этих ПЗУ будем хранить значения функции Y=N³, которые поступая на ЦАП преобразуются в действительные значения приведенные в таблице 1.2. Для правильного расчета необходимо выбрать опорное наппряжение, подаваемое на ЦАП, т. к. согласно техническому заданию генератор выдает сигнал от 1 до 8В, то и опорное напряжение выберем равным 8В. Чтобы расчитать, какой код подавать на ЦАП, можно воспользоваться следующей формулой:

,

где

 - напряжение на выходе ЦАПа;

8В – опорное напряжение;

12 – разрядность ЦАПа.

Зная напряжение на выходе, можно легко сосчитать код, который нужно подать на преобразователь.

Нужно отметить, что значения  получаются дробными и неудобными для вычислений, поэтому сместим запятую результата на 9 позиций влево (в двоичном представлении), умножив результат на 2⁹.И на ЦАП будем подавать значения,отбросив дробную часть.

 Программа расчета выходных значений приведена в приложении Г, там же приведены и dumpы памяти. Т. к. хранимый код восьмиразрядный, то в ПЗУ данных DD4 будем хранить старшие четыре бита, а в DD10 младшие восемь бит.

С учетом расчитанных констант можно отладить програму в Prokus48.exe в пошаговом режиме или посмотреть как она работает в режиме реального времени.

 

3.3.4. Расчет максимального отклонения от требуемых значений

 

С учетом того, что частота строго определена, нет смысла в расчете погрешности частоты генерирования сигнала. Поэтому максимальное отклонение будем рассчитывать для выходных значений.

Погрешность в данном случае обусловленна расчетами выходного кода, подаваемого на ЦАП. Рассчитаем абсолютную и относительную ошибки.

Чтобы получить отклонение от заданной величины, вычтем из действительного значения выходной величины значение величины, подаваемой на ЦАП. А для получения относительной ошибки абсолютную ошибку разделим на действительное значение выходной величины.

Таблица с расчетными данными приведена в приложении Д, тамже приведен текст программы расчета погрешностей, написанной на С++.

Самоя большая погрешность равна 0,000884 или 0,0884% и соответствует значению 1,047800861В на выходе.

 

Разработка печатной платы

 

Печатная плата разработана в программе P-CAD-2001. Рамеры платы выбраны равными 150х150 мм (соотношение 1:1), плата сделана из стеклотекстолита толщиной 2 мм с двухсторонней метализацией. В приложении Е приведен монтажный чертеж платы с указанием перечня компонентов. В приложении Ж приведена разводка печатной платы.

При разработке платы использованы библиотеки компонентов предложенные преподавателем. Расстановка компонентов на плате выполнена вручную, поскольку количество компонентов относительно не велико.

Трассировка печатной платы выполнена в P-CAD Quick Route.

 

      

 

Заключение

Во время работы над данным курсовым проектом мною был рассмотрен и проанализирован учебный материал по аналоговым и цифровым генераторам, часть которого приведена в аналитическом обзоре, также была изучена литература по однокристальным ЭВМ и интегральным микросхемам.

Разработка генератора специальных сигналов проводилась на базе ОЭВМ 1816ВЕ35. В результате разработки была получена принципиальная схема устройства, которая приведена в приложении Б. Исходя из принципиальной схемы с помощью PCAD 2001, была разработана конструкция генератора специальных сигналов: получен чертеж печатной платы и двусторонняя разводка платы (приведены в приложениях Е и Ж соответственно).

На основе имеющейся принципиальной схемы была разработана программа генератора специальных сигналов, в курсовом проекте приведен алгоритм программы и ее машинные коды. Также с помощью отладочной среды Prokus48.exe программа была отлажена в пошаговом режиме.

Все данные, необходимые для нормального функционирования микропроцессорного управляемого генератора специальных сигналов – временные задержки и выходные величины – были рассчитаны с использованием программы Borland C++Builder и приведены в приложениях.

Т. о., в ходе данного курсового проекта был спроектирован микропроцессорный управляемый генератор специальных сигналов и на базе этого устройства реализована функция Y=N³ (N изменяется от 1 до 2), частота генерирования функции от 1 до 100 Гц..