Оперативные запоминающие устройства

Оперативное запоминающее устройство, или оперативная память, – это массив кристаллических ячеек, способных хранить данные. Ее основная особенность заключена в том, что хранение информации в ней осуществляется только до тех пор, пока компьютер включен. При выключении компьютера, вся хранимая информация сразу же удаляется без возможности восстановления. По способу хранения информации оперативная память делится на статическую (SRAM – Static RAM) и динамическую (DRAM – Dynamic RAM).

Микросхемы динамической памяти используют в качестве основной оперативной памяти компьютера. Микросхемы статической памяти используют в качестве вспомогательной памяти (кэш-памяти), предназначенной для оптимизации работы процессора.

ОЗУ большинства современных компьютеров представляет собой модули динамической памяти, содержащие полупроводниковые ИС ЗУ, организованные по принципу устройств с произвольным доступом. Память динамического типа дешевле, чем статического, и её плотность выше, что позволяет на той же площади кремниевого кристалла разместить больше ячеек памяти, но при этом её быстродействие ниже. Статическая память, наоборот, более быстрая память, но она и дороже. В связи с этим основную оперативную память строят на модулях динамической памяти, а память статического типа используется для построения кэш-памяти внутри микропроцессора.

Память динамического типа

Экономичный вид памяти. Для хранения разряда (бита) используется схема, состоящая из одного конденсатора и одного транзистора. Такой вид памяти, во-первых, дешевле (один конденсатор и один транзистор на 1 бит дешевле нескольких транзисторов триггера), и, во-вторых, занимает меньшую площадь на кристалле (там, где в SRAM размещается один триггер, хранящий 1 бит, можно разместить несколько конденсаторов и транзисторов для хранения нескольких бит). Но DRAM имеет и недостатки. Во-первых, работает медленнее, поскольку, если в SRAM изменение управляющего напряжения на входе триггера сразу очень быстро изменяет его состояние, то для того, чтобы изменить состояние конденсатора, его нужно зарядить или разрядить. Перезаряд конденсатора гораздо более длителен (в 10 и более раз), чем переключение триггера, даже если ёмкость конденсатора очень мала. Второй существенный недостаток — конденсаторы со временем разряжаются. Причём разряжаются они тем быстрее, чем меньше их электрическая ёмкость и больше ток утечки.

Именно из-за того, что заряд конденсатора динамически уменьшается во времени, память на конденсаторах получила своё название DRAM — динамическая память. Поэтому, дабы не потерять содержимое памяти, заряд конденсаторов периодически восстанавливается («регенерируется») через определённое время, называемое циклом регенерации (обычно 2 мс). Для регенерации в современных микросхемах достаточно выполнить циклограмму «чтения» по всем строкам запоминающей матрицы. Процедуру регенерации выполняет процессор или контроллер памяти. Так как для регенерации памяти периодически приостанавливается обращение к памяти, это снижает среднюю скорость обмена с этим видом ОЗУ.

Память статического типа

ОЗУ, которое не надо регенерировать (обычно схемотехнически выполненное в виде массива триггеров), называют статической памятью с произвольным доступом или просто статической памятью. Достоинство этого вида памяти — скорость. Поскольку триггеры являются соединением нескольких логических вентилей, а время задержки на вентиль очень мало, то и переключение состояния триггера происходит очень быстро. Данный вид памяти не лишён недостатков. Во-первых, группа транзисторов, входящих в состав триггера, обходится дороже, чем ячейка динамической памяти. Кроме того, группа транзисторов занимает гораздо больше площади на кристалле, чем ячейка динамической памяти, поскольку триггер состоит минимум из 2 вентилей (шести-восьми транзисторов), а ячейка динамической памяти — только из одного транзистора и одного конденсатора. Используется для организации сверхбыстродействующего ОЗУ, обмен информацией с которым критичен для производительности системы.

Типовая полупроводниковая БИС ОЗУ состоит из накопителя и схем обрамления. Накопитель Н представляет со­бой матрицу запоминающих элементов (ЗЭ) и предназначен для хранения информации.

В ка­честве ЗЭ полупроводниковых БИС ЗУ могут быть использованы статические триггеры. В схемы обрамления входят:

– адресная часть АЧ (строчные и столбцовые дешифраторы, фор­мирователи), предназначенная для выбора одного (или нескольких) ЗЭ в матрице в соответствии с кодом адреса на ее входах;

– числовая часть ЧЧ (усилители чтения-записи), с помощью которой производится передача информации от выбранного ЗЭ к информационному выходу при чтении и пере­дача ее от информационного входа к выбранному ЗЭ (в ОЗУ);

– блок местного управления БМУ, осуществляющий координацию работы всех узлов БИС ЗУ в режимах хранения, записи и чтения по пер­вичным управляющим сигналам (выбор кристалла (ВК), запись/чтение (ЗП/ЧТ) и др.).

Практически все БИС ЗУ можно разделить на два основных класса по типу применяемого в ЗЯ активного элемента:

– биполярные структуры;

– МОП-структуры.

Рисунок 3.1 —Полупроводниковая БИС ЗУ

Основным преимуществом биполярных структур перед МОП-струк­турами является их более высокое быстродействие. Биполярные струк­туры считаются перспективными для создания быстродействующих БИС ЗУ. Основные типы элементов, которые используются при изготовлении биполярных структур: транзисторно-транзисторные (ТТЛ), эмиттерно-связанные (ЭСЛ), инжекциионные (И²Л), тиристорные.

МОП-структуры используются для создания БИС ЗУ большой и сверх­большой емкости. Основные преимущества данных структур перед бипо­лярными – более высокая плотность эле-ментов в кристалле, большая экономичность (меньшее энергопотребление). Различают МОП-структуры на статических и динами­ческих ЭП. При построении статических МОП-структур используются преимущест­венно n-канальные МОП-транзисторы. Такие МОП-структуры, как и биполярные, характеризуются потреблением тока в режиме хранения. Это связано в тем, что одно из двух плеч триггера ЗЭ всегда проводит полный прямой ток. Уменьшить энергопотребление в режиме хранения можно путем увеличения сопротивления нагрузок плеч. Однако это сопряжено со снижением быстродействия БИС ЗУ.

Данное противоречие разрешается применением в МОП-структурах ЗЭ на КМОП-транзисторах (на комплементарных МОП-транзисторах). В каж­дом плече триггера ЗЭ на КМОП-транзисторах один из двух последова­тельно включенных транзисторов в режиме хранения заперт. Поэтому через оба плеча протекают лишь незначительные обратные токи р - n -переходов, и потребляемая в этом режиме мощность КМОП-БИС на два-три порядка меньше, чем у аналогичных МОП-БИС. Недостатком КМОП-структур является невысокая плотность ЗЭ. Этот недостаток устраняется при изготовлении КМОП-структуры на сапфировой изолирующей под­ложке. Кроме того, КМОП-структуры на сапфире обладают более высо­ким быстродействием и большей радиационной стойкостью. Однако они отличаются и большей стоимостью.

Для построения ОЗУ с сохра­нением информации при отключении питания разработаны структуры на основе МНОП-транзисторов и транзисторов с плавающим затвором. Об­щим свойством таких транзисторов является возможность управлять величиной их порогового напряжения. Транзистор может находиться в одном из двух состояний (с высоким или низким значением порогового напряжения). Поэтому его можно использовать в качестве ЗЯ.